

ELECTRONIQUE ANALOGIQUE

BOUCLES A VERROUILLAGE DE PHASE

M I C H E L G I R A R D



PRESENTATION
THEORIE
REALISATIONS

McGRAW-HILL

MICHEL GIRARD

*Institut Universitaire de Technologie, Cachan
Département Automatismes et Electronique de Puissance*

BOUCLES A VERROUILLAGE DE PHASE

McGraw-Hill

Auckland - Bogota - Hambourg - Lisbonne - Londres - Madrid - Mexico -
Milan - Montréal - New Delhi - New York - Panama - Paris - San Juan -
São Paulo - Singapour - Sydney - Tokyo - Toronto

1988

Nous tenons à remercier les sociétés et revues suivantes qui nous ont permis de reproduire certains schémas contenus dans cet ouvrage : *Electronique Industrielle*, *Electronique de Puissance*, John Wiley & Sons., *Mégahertz*, Rohde & Schwarz-Polarad, Inc., RTC, Siemens, *Toute l'Electronique*, Valdex, Motorola, RCA, *Electronique Applications*, National Semiconductor.

Maquette de couverture : Françoise Rojare

Illustrations : Gérard Cabrisy

Copyright © 1988, McGraw-Hill, Paris

ISBN : 2-7042-1157-4

La loi du 11 mars 1957 n'autorisant, aux termes des alinéas 2 et 3 de l'Article 41, d'une part, que les « copies ou reproductions strictement réservées à l'usage privé du copiste et non destinées à une utilisation collective » et, d'autre part, que les analyses et les courtes citations dans le but d'exemple et d'illustration, « toute représentation ou reproduction intégrale, ou partielle, faites sans le consentement de l'auteur ou de ses ayants droit ou ayants cause, est illicite » (alinéa 1^{er} de l'Article 40). Cette représentation ou reproduction par quelque procédé que ce soit, constituerait donc une contrefaçon sanctionnée par les Articles 425 et suivants du Code pénal.

McGraw-Hill — 28 rue Beaunier — 75014 Paris

Avant-propos

Cet ouvrage traitant la PLL ou boucle à verrouillage de phase est relativement complet. De par son contenu, il s'adresse à un public très varié : étudiants des lycées techniques et IUT, étudiants d'universités (DEUG, Licence), étudiants des écoles d'ingénieurs, auditeurs de formation permanente et techniciens de l'industrie. Chaque chapitre peut être décrit succinctement.

Chapitre 1 : Présentation de la PLL et de ses différents éléments. Son principe est comparé à celui d'un asservissement de position de moteur.

Chapitre 2 : Une étude qualitative permet de voir de manière simple son fonctionnement. On introduit la notion de plage de capture et de plage de verrouillage.

Chapitre 3 : Dans ce chapitre sont énumérées les technologies des différents éléments concrétisés par des exemples de constructeurs.

Chapitre 4 : On étudie quantitativement les boucles à verrouillage de phase dans l'esprit du système asservi : stabilité, précision, détermination des plages de capture et maintien, bruit...

Chapitre 5 : Présentation des nombreuses applications possibles. Là encore, nous présentons des fonctions de base à partir de documents réels issus de « Data Books » des constructeurs.

Chapitre 6 : Nous consacrons ce chapitre à la synthèse de fréquence, depuis son « origine » jusqu'à maintenant, et l'introduisons en instrumentation et en émission-réception radioélectrique.

Chapitre 7 : Ce chapitre décrit une multitude de réalisations extraites de revues spécialisées, notices d'applications constructeurs et travaux de laboratoires et industriels. A partir de schémas, le principe en est donné, ainsi que quelques éléments théoriques. Un rappel bibliographique est cité dans la plupart des cas.

Chapitre 8 : On rencontre des exercices traités, ainsi qu'une proposition de manipulations fondamentales, afin de se familiariser avec le composant intégré PLL.

Chapitre 9 : Présentation de quelques caractéristiques constructeurs pour des circuits intégrés classiques et « universels ».

Les applications pratiques rencontrées peuvent être présentées complètement ou partiellement. Dans tous les cas, il sera raisonnable de consulter les documents dont les références sont citées.

Des erreurs ou omissions étant inéluctables, toutes remarques et suggestions seront les bienvenues.

Je remercie mes collègues, messieurs Billotte et Verbeek, pour leurs précieux conseils.

L'auteur

Conventions d'écriture

$v(t), i(t)$	tensions et courants instantanés de forme quelconque, en général périodiques, souvent notés v, i ou v_e, i_e ou $v_e(t), i_e(t)$...
$\underline{V}, \underline{I}$	tensions et courants en notation imaginaire
$\bar{V}(p), \bar{I}(p)$	tensions et courants en notation symbolique, c'est-à-dire variable de Laplace
V, I	tensions et courants continus
f_e	fréquence du signal d'entrée v_e
ω_e	pulsation du signal d'entrée v_e
VCO	oscillateur contrôlé en tension
CDP	comparateur de phase
FPB	filtre passe-bas
k_d	constante du comparateur de phase
k_o	constante du VCO
$\times N$	multiplicateur par N
$: N$	diviseur par N
V_+	alimentation positive des circuits intégrés
V_-	alimentation négative des circuits intégrés

Table des matières

Chapitre 1. Présentation de la PLL	1
1.1. Généralités	1
1.2. Principe de fonctionnement	2
1.2.1. Constitution générale	2
1.2.2. Comparateur de phase	2
1.2.3. Filtre passe-bas	3
1.2.4. Oscillateur contrôlé	4
1.3. Analogie : asservissement de position, asservissement de phase ..	5
1.4. Cas des boucles complètes	6
Chapitre 2. Etude qualitative	7
2.1. Déphasage de deux signaux alternatifs	7
2.1.1. Phase instantanée d'un signal sinusoïdal	7
2.1.2. Déphasage de deux signaux sinusoïdaux de même fré- quence	8
2.1.3. Déphasage de deux signaux sinusoïdaux de fréquences différentes	8
2.1.4. « Déphasage » de deux signaux rectangulaires	8
2.2. Phénomène qualitatif d'accrochage de la PLL	9
2.2.1. Caractéristiques des éléments de la PLL utilisée	9
2.2.1.1. Comparateur de phase	9
2.2.1.2. Filtre passe-bas	10
2.2.1.3. Oscillateur contrôlé	10
2.2.2. Etude de fonctionnement à fréquence d'entrée variable (filtre parfait)	11
2.2.2.1. Tension d'entrée nulle	11
2.2.2.2. Tension d'entrée alternative à fréquence croissante	11
2.2.2.3. Tension d'entrée alternative à fréquence dé- croissante	12
2.2.3. Cas du filtre réel	13

2.3.	Plages de verrouillage et de capture	15
2.3.1.	Plage de verrouillage, $2 f_L$	15
2.3.2.	Plage de capture, $2 f_C$	16
2.4.	Nécessité d'insérer un amplificateur entre le filtre passe-bas et le VCO	17
2.4.1.	Comparateur à caractéristique linéaire	17
2.4.2.	Comparateur à caractéristique sinusoïdale	18
Chapitre 3. Technologie des éléments d'une PLL		19
3.1.	Comparateur de phase	19
3.1.1.	Comparateurs de phase analogiques	19
3.1.1.1.	Multiplieurs analogiques linéaires	19
3.1.1.2.	Multiplieurs analogiques à découpage	26
3.1.1.3.	Comparateurs à diodes	33
3.1.2.	Comparateur de phases numériques	38
3.1.2.1.	Comparateurs de phases combinatoires	39
3.1.2.2.	Comparateurs de phases séquentiels	41
3.1.2.3.	Comparateurs de phases et fréquences séquentiels	44
3.1.3.	Comparaisons essentielles des comparateurs de phases	49
3.2.	Filtres passe-bas	53
3.2.1.	Filtres passifs	53
3.2.1.1.	Réseau RC	53
3.2.1.2.	Réseau $R_1 R_2 C$	53
3.2.1.3.	Réseau $R_1 R_2 C_1 C_2$	54
3.2.2.	Filtres actifs à amplificateurs opérationnels	54
3.2.2.1.	Filtres actifs indépendants	54
3.2.2.2.	Filtres actifs associés aux comparateurs	55
3.2.3.	Filtres actifs à transistors	55
3.2.4.	Influence du filtre	56
3.3.	Oscillateurs contrôlés en tension (ou en courant)	56
3.3.1.	Oscillateurs à relaxation	57
3.3.1.1.	Principe	57
3.3.1.2.	Schéma à transistors	58
3.3.1.3.	Schéma à amplificateurs opérationnels	59
3.3.1.4.	Circuits intégrés spécifiques	60
3.3.2.	Multivibrateurs astables	61
3.3.2.1.	Montages à éléments discrets (transistors)	61
3.3.2.2.	Circuits intégrés	62
3.3.3.	Oscillateurs à circuits accordés	62
3.3.3.1.	Principe	62
3.3.3.2.	Oscillateurs à éléments discrets	65
3.3.3.3.	Oscillateurs intégrés	67
3.3.3.4.	Oscillateurs stabilisés par quartz	67
3.3.4.	VCO numériques	67

3.3.5.	Remarques concernant les VCO	67
3.3.6.	Quelques références	71
3.4.	Diviseurs de retour	71
3.4.1.	Circuit 4029	71
3.4.2.	Circuit 4059	74
3.4.3.	Autres exemples	75
Chapitre 4.	Etude quantitative des PLL	77
4.1.	Rappel concernant les systèmes asservis	77
4.2.	Fonctions de transfert et schéma-bloc des PLL	78
4.2.1.	Fonction de transfert des éléments séparés	78
4.2.1.1.	Comparateur de phase analogique	78
4.2.1.2.	Comparateur de phase numérique deux états	79
4.2.1.3.	Filtre passe-bas	79
4.2.1.4.	Amplificateur	80
4.2.1.5.	Oscillateur contrôlé, VCO	80
4.2.1.6.	Retour de boucle	81
4.2.2.	Fonction de transfert de l'ensemble comparateur numérique trois états - filtre passif	81
4.2.2.1.	Méthode de calcul simplifiée	82
4.2.2.2.	Méthode de calcul rigoureuse	83
4.2.3.	Schéma-bloc d'ensemble	84
4.2.3.1.	Relation pulsation - phase instantanée	85
4.2.3.2.	Schéma-bloc en grandeurs phases	85
4.2.3.3.	Schéma-bloc en grandeurs pulsations	85
4.2.3.4.	Schéma-blocs en grandeurs fréquences	86
4.2.4.	Fonction de transfert de la chaîne directe	86
4.2.4.1.	Fonction de transfert avec comparateur parfait	86
4.2.4.2.	Fonction de transfert avec comparateur trois états	87
4.2.5.	Fonction de transfert de la boucle	88
4.2.6.	Exemple de calcul de fonction de transfert	88
4.3.	Stabilité des PLL	89
4.3.1.	Rappels élémentaires concernant la stabilité d'un système	90
4.3.1.1.	Définition de la stabilité	90
4.3.1.2.	Conditions réelles d'un bon fonctionnement	90
4.3.2.	Application aux PLL	90
4.4.	Précision des PLL	96
4.4.1.	Rappels concernant la précision d'un système bouclé	96
4.4.1.1.	Calcul de l'erreur relative	96
4.4.1.2.	Erreur de position	97
4.4.1.3.	Erreur de vitesse ou de traînage	97
4.4.1.4.	Intégrations et classes de fonctionnement	98
4.4.2.	Application aux PLL	98
4.4.2.1.	Définition physique des entrées	98

	4.4.2.2. Erreur à la sortie d'un PLL	99
4.5.	Détermination des paramètres d'une PLL et influence du bruit .	101
	4.5.1. Plage de verrouillage ($2 f_L$)	101
	4.5.1.1. Régime statique	101
	4.5.1.2. Régime dynamique	101
	4.5.2. Plage de capture ($2 f_C$).	104
	4.5.3. Comportement d'une PLL en présence de bruit	106
4.6.	Diagrammes réels des réponses des PLL	107
	4.6.1. Fonction de transfert : $H_1(p)$	107
	4.6.2. Fonction de transfert : $H_2(p)$	109
Chapitre 5. Applications des PLL		111
5.1.	Démodulation d'amplitude (AM)	111
	5.1.1. Démodulation d'amplitude pour signal avec porteuse . . .	112
	5.1.1.1. Principe	112
	5.1.1.2. Application pratique	113
	5.1.2. Démodulation d'amplitude pour signal sans porteuse . . .	114
5.2.	Démodulation fréquence-phase	115
	5.2.1. Démodulation FM	115
	5.2.1.1. Présentation	115
	5.2.1.2. Compression de fréquence	116
	5.2.1.3. Applications à la démodulation FM	116
	5.2.2. Démodulation FSK	122
	5.2.2.1. Présentation	122
	5.2.2.2. Application à la démodulation FSK	123
	5.2.3. Démodulation IRIG ou démodulation de signaux de télémé- sure	124
	5.2.3.1. Présentation	124
	5.2.3.2. Exemple d'application	125
	5.2.4. Choix des éléments pour la démodulation fréquence-phase	125
	5.2.4.1. Choix de la fréquence centrale du VCO	125
	5.2.4.2. Choix du gain de boucle	126
	5.2.4.3. Choix de la bande passante de la boucle	126
5.3.	Modulation phase-fréquence	127
	5.3.1. Principe	127
	5.3.2. Applications pratiques	128
	5.3.2.1. Modulateur de phase	128
	5.3.2.2. Modulateur de phase en radiofréquence	128
	5.3.2.3. Générateur FM et AM	129
	5.3.2.4. Modulateur FSK	130
5.4.	Multiplicateur de fréquence	133
	5.4.1. Principe fondamental	133
	5.4.2. Variante (PLL analogique)	134
	5.4.2.1. Multiplication de fréquence	134

5.4.2.2. Diviseur de fréquence	134
5.4.3. Application pratique	134
5.5. Translation de fréquence	135
5.5.1. Changeur ou mélangeur de fréquence.	135
5.5.1.1. Mélangeur à multiplieur	135
5.5.1.2. Mélangeur à circuit non linéaire	136
5.5.2. Principe de la translation de fréquence.	136
5.5.3. Application pratique	136
5.6. Synthèse de fréquence - synthétiseurs	137
5.6.1. Synthèse à sortie directe	137
5.6.2. Synthèse à sortie indirecte	138
5.6.3. Exemple simple d'application.	139
5.6.4. Remarque fondamentale	139
5.7. Décodeur stéréophonique	140
5.7.1. Emetteur stéréophonique.	140
5.7.2. Récepteur stéréophonique	141
5.7.3. Exemple d'application	142
5.8. Filtre suiveur	142
5.8.1. Utilité.	142
5.8.2. Répondeur cohérent	143
5.8.3. Exemple de filtre suiveur	144
5.9. Synchronisation de fréquences	145
5.10. Décodeur de tonalité	145
5.11. Transmission analogique par fibres optiques	145
5.12. Asservissement de vitesse pour moteurs.	148
5.12.1. Principe de l'asservissement par PLL	148
5.12.2. Fonction de transfert et performances.	149
5.13. Applications marginales	150
5.13.1. Phasemètre à PLL	150
5.13.1.1. Principe	150
5.13.1.2. Analyse du fonctionnement	151
5.13.2. Générateur de signaux	153
5.13.2.1. Générateurs de rampes	153
5.13.2.2. Générateurs d'impulsions et de dents de scie	154
5.13.2.3. Conversion triangle-sinus	155
5.14. Synchronisation lignes-trames pour téléviseurs.	156
Chapitre 6. Synthétiseurs de fréquence	159
6.1. Généralités	159
6.2. Domaines d'applications des synthétiseurs.	160
6.2.1. Applications en instrumentation	160
6.2.2. Applications en réception radioélectrique	160
6.3. Caractéristiques fondamentales des synthétiseurs de fréquence	161
6.3.1. Gamme de fréquence et pas.	162

6.3.2.	Pureté spectrale.	162
6.3.3.	Temps d'acquisition	162
6.3.4.	Autres caractéristiques.	162
6.4.	Différents types de synthèses de fréquence.	163
6.4.1.	Synthèse directe (sans PLL).	163
6.4.1.1.	Synthèse directe incohérente	163
6.4.1.2.	Synthèse directe itérative (cohérente)	164
6.4.1.3.	Synthèse à double mélange	166
6.4.1.4.	Synthèse à onde acoustique de surface	166
6.4.2.	Synthèse indirecte (avec PLL)	166
6.4.2.1.	Synthèse de fréquence à boucle unitaire	168
6.4.2.2.	Synthèse itérative (multiboucles)	168
6.4.2.3.	Synthèse fractionnée	169
6.4.3.	Synthèse numérique.	171
6.5.	Circuits intégrés pour synthèse de fréquence	171
6.6.	La synthèse de fréquence en instrumentation.	176
6.6.1.	Principe d'un générateur synthétiseur vobulateur	176
6.6.2.	Exemples et performances des synthétiseurs de fréquence d'instrumentation	178
6.7.	La synthèse de fréquence en réception radioélectrique	178
6.7.1.	Le récepteur classique	183
6.7.2.	Le récepteur synthétisé	185
6.7.3.	Commande de synthétiseur et affichage digital	185
6.8.	La synthèse de fréquence en émission radioélectrique.	185
Chapitre 7. Réalisations et applications industrielles		189
7.1.	Réalisation d'un synthétiseur de fréquence	189
7.1.1.	Schéma de principe	189
7.1.2.	Schéma réel et description des éléments	190
7.1.3.	Calcul des éléments	191
7.2.	Relais VHF utilisant un synthétiseur de fréquence.	193
7.2.1.	Fonctionnement du relais	193
7.2.2.	Schéma fonctionnel du relais	193
7.2.3.	Synthétiseur de fréquence	194
7.3.	Emetteur de radiodiffusion à modulation de fréquence (FM)	194
7.4.	Démodulation AM par détection synchrone	199
7.4.1.	Démodulation AM de laboratoire	199
7.4.2.	Démodulation AM et FM par circuits intégrés spécialisés	201
7.5.	Réalisation d'un modem.	203
7.6.	Navigation et positionnement par satellites	206
7.6.1.	Présentation des différentes modulations	206
7.6.2.	La démodulation par boucle de Costas	208
7.7.	Asservissement de phase entièrement numérique	209
7.8.	Recherche de stations RF, VHF, UHF par synthétiseur	211

7.8.1. Recherche automatique VHF-UHF pour réception TV . . .	211
7.8.1.1. Principe de fonctionnement	211
7.8.1.2. Circuits spécialisés	212
7.8.2. Recherche automatique RF pour récepteur radiofréquence	213
7.9. Générateurs de signaux triphasés	214
7.10. Commande de thyristors pour redressement n phasé	216
7.11. Filtre réjecteur-suiveur	218
7.12. Couplémètre à détection optique	222
7.13. Asservissement de lumière	224
7.13.1. Schéma fonctionnel et description des éléments	224
7.13.2. Fonction de transfert de la partie puissance et capteur	225
7.14. Déplacement de fréquence programmable	226
7.15. Détecteur de métaux	228
7.15.1. Application avec PLL 4046	229
7.15.2. Application avec PLL 565	230
7.15.3. Extension de ce principe	231
7.16. Asservissement de vitesse	231
7.17. La PLL utilisée en mesures	233
7.17.1. Mesure de déphasage de deux signaux	234
7.17.2. Mesure de débit de fluide	234
7.18. Réalisation d'un déphaseur $0-2\pi$	235
7.19. Mesure de la stabilité d'un oscillateur	237
Chapitre 8. Exercices et manipulations	239
8.1. Exercices	239
8.1.1. Phasemètre à PLL	239
8.1.2. Démodulation cohérente d'un signal modulé en amplitude	251
8.1.3. Autres exercices	258
8.2. Manipulations	266
8.2.1. Rappel	266
8.2.2. Etude du VCO	267
8.2.3. Etude de la PLL bouclée unitairement	268
8.2.3.1. Utilisation du comparateur 1	268
8.2.3.2. Utilisation du comparateur 2	269
8.2.4. Application à la démodulation de fréquence et FSK	269
8.2.5. Application à la multiplication de fréquence	270
8.2.6. Manipulations dirigées	270
Chapitre 9. Caractéristiques de quelques circuits intégrés PLL	273
9.1. Composant RTC	273
9.2. Composant NS	273
9.3. Composants Signetics	288
9.4. Composants EXAR	288
Bibliographie	309

CHAPITRE 1

Présentation de la PLL

1.1. GÉNÉRALITÉS

On appelle PLL (Phase Locked Loop), ou Boucle à Verrouillage de Phase ou Boucle d'Asservissement de Phase, un système bouclé dans lequel la grandeur asservie est la phase d'un signal alternatif. Le principe a été étudié par de Bellescize en 1932. On peut trouver la publication de ses travaux dans la revue *L'Onde électrique* de juin 1932 sous le titre « La Réception synchrone ». Ce dispositif était destiné à améliorer les conditions de réception des **signaux radioélectriques noyés dans le bruit** en modulation d'amplitude. Il était aussi utilisé en réception de signaux à porteuse supprimée ou réduite (voir *Traitement du signal**). Le principe fondamental de la PLL était en soi extrêmement intéressant mais la technologie de l'époque ne permettait pas de réaliser des montages simples et économiques. Il a fallu, comme pour beaucoup de principes découverts et mis en attente, l'avènement des **circuits intégrés de grande intégration** (LSI : *large scale integration*). Il existe aujourd'hui de nombreux circuits intégrés PLL. Certains sont à usages multiples, d'autres à usages très spécifiques. On peut toutefois reconstruire le même principe dans des montages à éléments discrets. Les PLL peuvent être utilisées dans de très nombreuses applications touchant aussi bien l'instrumentation et les mesures que la radio (émission ou réception). Citons quelques-unes de ces applications :

- **démodulation cohérente d'amplitude, AM,**
- **démodulation de fréquence, FM,**
- **multiplication de fréquence,**
- **synthétiseurs de fréquence,**
- **détection F.S.K.,**

* A paraître.

- **détection Doppler,**
- **filtre sélectif ou suiveur,**
- **asservissement de vitesse,**

et bien d'autres, que nous présenterons dans les chapitres à venir.

1.2. PRINCIPE DE FONCTIONNEMENT

1.2.1. CONSTITUTION GÉNÉRALE

La figure 1.1 représente le schéma fonctionnel d'une PLL. C'est un système asservi (contre-réaction) à retour unitaire.

Entrée et retour sont caractérisés par la phase d'un signal de même fréquence.




Figure 1.1.

Nous verrons toutefois que l'approche théorique est la même, que nous raisonnions en grandeur phase, pulsation ou fréquence. Les éléments constitutifs de ce circuit sont :

- **un comparateur de phase,**
- **un filtre passe bas,**
- **un oscillateur contrôlé.**

1.2.2. COMPAREUR DE PHASE (figure 1.2)

Ce circuit compare la **phase de deux signaux** alternatifs ou considérés comme tels et fournit **une tension moyenne d'erreur $u(t)$ proportionnelle à leur déphasage φ** lorsque la boucle est verrouillée, soit $f_s = f_e$.




Figure 1.2.

La tension $u(t)$ récupérée à partir du comparateur de phase dans les conditions de verrouillage comprend :

- des harmoniques de fréquence $2 f_e$ et plus,
- une composante continue u_0 à l'image du déphasage qui sera directement exploitable (figure 1.3).




Figure 1.3.

Les technologies utilisées sont variées ; ce sont elles qui définissent la technologie générale de la PLL :

- **Technologie analogique :**
 - les multiplieurs analogiques,
 - les comparateurs à découpage,
 - les comparateurs à diodes.
- **Technologie digitale :**
 - les comparateurs combinatoires,
 - les comparateurs séquentiels.

1.2.3. FILTRE PASSE-BAS

La tension $u(t)$ est inutilisable, à cause de ses harmoniques. Il faut supprimer ceux-ci afin de ne conserver que la composante continue $u_0(t)$. La fonction de transfert du filtre influence les propriétés de l'asservissement et

permet, par le choix des paramètres introduits, de modifier les performances du dispositif. C'est l'utilisateur qui fixe la ou les fréquences de cassure de ce filtre. On rencontre :

- le **filtre passif** constitué de résistances et condensateurs, c'est le cas le plus fréquent lorsqu'on utilise des circuits intégrés PLL,
- le **filtre actif** qui permet, en plus de sa fonction initiale, d'apporter un gain supplémentaire dans la chaîne directe.

1.2.4. OSCILLATEUR CONTRÔLÉ (figure 1.4)

C'est un oscillateur fournissant **une onde alternative** ou considérée comme telle, dont la **fréquence varie à l'image d'une tension** ou d'un courant. On dit que cet oscillateur est **vobulé** (wobblé).




Figure 1.4.

Les sigles rencontrés sont :

- OCT : oscillateur contrôlé en tension,
- VCO : *voltage controlled oscillator*,
- CCO : *current controlled oscillator*.

Il est souhaitable que cette dépendance **fréquence-tension soit linéaire** (figure 1.5). On peut aussi en déduire une relation du type :

$$f_1 - f_0 = k u_1$$

f_0 est appelée fréquence centrale pour $u_0 = 0$.




Figure 1.5.

Remarques :

Les circuits PLL peuvent être alimentés symétriquement (+ V, - V) ou dissymétriquement (+ V, 0). Dans tous les cas, **la fréquence centrale f_0 est définie pour u_0 située au milieu de la tension totale d'alimentation** (voir chapitre 3).

Le VCO seul est peu stable en fréquence, il ne peut être utilisé qu'en boucle fermée. Sa sensibilité k , pouvant être exprimée en Hz/V, ne doit pas être trop élevée afin de préserver la stabilité de la boucle (voir chapitre 4).

En pratique, deux types d'oscillateurs à fréquence contrôlée sont rencontrés :

— Les oscillateurs sinusoïdaux, accordés par une diode Varicap dont on fait varier la capacité à l'aide d'une tension. Ils sont utilisés surtout en haute fréquence.

— Les oscillateurs à relaxation, qui fournissent des signaux carrés ou triangulaires. C'est le principe des générateurs de fonctions constitués d'une boucle intégrateur-*trigger*.

La technologie des VCO est en général axée autour des circuits intégrés spécialisés mais on peut rencontrer des montages à éléments discrets.

1.3. ANALOGIE : ASSERVISSEMENT DE POSITION, ASSERVISSEMENT DE PHASE

Un asservissement de position θ_s (figure 1.6) est constitué d'un comparateur analogique, qui compare la tension de consigne ou référence V_r à la tension de retour V_s . Ces tensions sont à l'image de la position des curseurs θ_r et θ_s . La différence $V_r - V_s$ est amplifiée et « pilote » le moteur à courant continu (tension U).




Figure 1.6.

Au départ, la position de sortie n'est pas celle qui est souhaitée, le moteur tourne et fait évoluer le curseur du potentiomètre de façon telle que $\theta_s = \theta_r$; le moteur s'arrête.

Dans l'asservissement de phase, la référence est un signal alternatif de fréquence f_r et de phase à l'origine φ_r . Si f_r est voisine de f_0 (fréquence centrale du VCO), à la mise sous tension de l'ensemble, la fréquence de sortie évolue vers une valeur telle que $f_s = f_r$. Dans certains cas on a même $\varphi_s = \varphi_r$ (voir au chapitre 4, les sections concernant les erreurs).

Notons les analogies :

- pulsation ω en rad/s, vitesse Ω en rad/s
- phase φ en $^\circ$, position θ en $^\circ$.

Et les relations :

$$\omega = \frac{d\varphi}{dt} \quad , \quad \Omega = \frac{d\theta}{dt}$$

1.4. CAS DES BOUCLES COMPLÈTES (figure 1.7)

En restant toujours dans le cadre des boucles uniques, on peut trouver en plus des éléments fondamentaux cités précédemment :

- **un amplificateur en tension** à gain variable permettant d'ajuster la précision, la stabilité et certains paramètres,
- **un diviseur par M** en retour, programmable ou non.




Figure 1.7.

CHAPITRE 2

Etude qualitative

Avant d'étudier mathématiquement la PLL, qui fait partie de la famille des systèmes asservis, avec ses problèmes de stabilité, précision et temps de réponse, nous allons faire une approche physique. Le nouveau concept de comparaison de phase nous impose de définir le déphasage de deux signaux alternatifs.

2.1. DÉPHASAGE DE DEUX SIGNAUX ALTERNATIFS

2.1.1. PHASE INSTANTANÉE D'UN SIGNAL SINUSOIDAL

Un signal de la forme

$$v = V \sin \varphi(t)$$

permet de définir :

- la **phase instantanée** $\varphi(t)$,
- la **pulsation instantanée** $\omega(t) = \frac{d}{dt} \varphi(t)$.

Si le signal est à fréquence fixe f_0 ,

$$v = V \sin (\omega_0 t + \varphi_0).$$

Si le signal est modulé en fréquence autour de f_0 ,

$$v = V \sin [\omega_0 + f(t)] t$$

où $f(t)$ est une fonction qui représente l'écart de pulsation par rapport à f_0 .

2.1.2. DÉPHASAGE DE DEUX SIGNAUX SINUSOÏDAUX DE MÊME FRÉQUENCE

Soit deux signaux :

$$v_1 = V_1 \sin \varphi_1(t),$$

$$v_2 = V_2 \sin \varphi_2(t).$$

Le déphasage de $v_2(t)$ par rapport à $v_1(t)$ correspond à la différence des deux phases instantanées :

$$\varphi(t) = \varphi_2(t) - \varphi_1(t) \text{ à } 2\pi \text{ près.}$$

Si les deux signaux sont définis en pulsation,

$$v_1 = V_1 \sin (\omega_0 t + \varphi_1),$$

$$v_2 = V_2 \sin (\omega_0 t + \varphi_2),$$

alors

$$\varphi(t) = (\omega_0 t + \varphi_2) - (\omega_0 t + \varphi_1) = \varphi_2 - \varphi_1.$$

C'est le déphasage classique de deux fonctions de même fréquence.

2.1.3. DÉPHASAGE DE DEUX SIGNAUX SINUSOÏDAUX DE FRÉQUENCES DIFFÉRENTES

Soit deux signaux définis en pulsation,

$$v_1 = V_1 \sin (\omega_1 t + \varphi_1),$$

$$v_2 = V_2 \sin (\omega_2 t + \varphi_2)$$

Le déphasage de ces deux signaux est

$$\varphi(t) = (\omega_2 - \omega_1) t + \varphi_2 - \varphi_1,$$

Ce déphasage n'est plus constant mais varie linéairement en fonction du temps, au rythme du **battement** $\omega_2 - \omega_1$.

2.1.4. « DÉPHASAGE » DE DEUX SIGNAUX RECTANGULAIRES

Pour des signaux rectangulaires dits impulsionnels, on ne parle plus de déphasage mais de **décalage** dans le temps par fraction de période. Toutefois pour une raison de simplicité et de généralisation, on utilisera dans tous les cas le terme déphasage.

2.2. PHÉNOMÈNE QUALITATIF D'ACCROCHAGE DE LA PLL

Nous allons étudier, sans détail de calculs, la manière dont s'accroche une PLL, et définir les plages de verrouillage et de maintien. Prenons l'exemple suivant (figure 2.1) : le générateur d'entrée est un générateur de fonction. On choisit le signal et le niveau de celui-ci en tenant compte de la technologie de la PLL. Une fois ce niveau réglé, il suffit de faire varier la fréquence.




Figure 2.1.

2.2.1. CARACTÉRISTIQUES DES ÉLÉMENTS DE LA PLL UTILISÉE

2.2.1.1. Comparateur de phase

Les comparateurs de phase, de technologies différentes, donnent des caractéristiques $u_0(\varphi)$ très variées (voir chapitre 3). Dans notre exemple, nous supposons une caractéristique linéaire de $-\pi/2$ à $+\pi/2$ (figure 2.2). Pour ces déphasages, la tension d'erreur $u_0(\varphi)$ vaut respectivement -5 V et $+5$ V. Lorsque $\varphi = 0$, nous avons $u_0 = 0$.

Nous verrons (toujours au chapitre 3) que le signal $u(t)$ présente des raies spectrales à des fréquences $f_e \pm f_s$ ou f_e est la fréquence du signal d'entrée




Figure 2.2.

et f_s celle du signal de sortie. La tension $u_0(t)$ représente la tension continue ou basse fréquence que laisse passer le filtre passe-bas.

2.2.1.2. Filtre passe-bas

Nous venons de voir que cette fonction était nécessaire pour éliminer la composante alternative $f_c + f_s$ et tous les harmoniques de rang supérieur. Ce filtre est en général du premier ordre. L'analyse qualitative, en tenant compte du filtre réel, est compliquée, c'est pourquoi nous étudions d'abord le comportement de la PLL utilisant un filtre parfait (figure 2.3), puis le filtre réel du premier ordre (figure 2.4).




Figure 2.3.




Figure 2.4.

2.2.1.3. Oscillateur contrôlé

L'oscillateur contrôlé ou VCO est défini par la caractéristique $f_s(u_0)$ de la figure 2.5. La fréquence centrale pour $u_0 = 0$ est $f_0 = 1\,000$ Hz. La non-linéarité de ce VCO correspond aux fréquences extrêmes : fréquence maximale $f_M = 1\,200$ Hz, fréquence minimale $f_m = 800$ Hz.




Figure 2.5.

Remarque :

Un VCO est un montage pouvant travailler dans une gamme de fréquence importante. La fréquence centrale f_0 imposée par la ou les fréquences d'accrochage f_s (plage de verrouillage) est obtenue en choisissant les bonnes valeurs des éléments R.C. associés à l'oscillateur. Ces valeurs sont en général indiquées par des abaques.

2.2.2. ÉTUDE DE FONCTIONNEMENT A FRÉQUENCE D'ENTRÉE VARIABLE (FILTRE PARFAIT)

2.2.2.1. Tension d'entrée nulle

Dans ces conditions $v_e = 0$. Nous supposons que le VCO oscille à sa fréquence centrale $f_0 = 1\,000$ Hz, ainsi $v_s = V_s \cos \omega_0 t$. Le déphasage entre v_e et v_s est $\omega_0 t$. Le filtre passe-bas parfait élimine cette composante, donc $u_0 = 0$. Le VCO oscille bien à sa fréquence centrale $f_0 = 1\,000$ Hz.

Si v_e est une composante continue non nulle, le déphasage entre v_e et v_s est encore $\omega_0 t$.

Le VCO d'une PLL bouclée à entrée nulle, oscille à sa fréquence centrale :

$$f_s = f_0, \text{ pour notre exemple : } 1\,000 \text{ Hz.}$$

2.2.2.2. Tension d'entrée alternative à fréquence croissante

Nous allons supposer un régime de fonctionnement sinusoïdal et prendre différentes fréquences :

$$f_e = 100 \text{ Hz}$$

$$v_e = V_e \cos \omega_e t \text{ et } v_s = V_s \cos \omega_s t$$

$$\text{avec } f_e = 100 \text{ Hz et } f_s = f_0 = 1\,000 \text{ Hz.}$$

Le comparateur de phase donne un signal constitué de deux composantes :

$$\text{fréquence } f_e + f_s = 1\,100 \text{ Hz et}$$

$$\text{fréquence } f_e - f_s = 900 \text{ Hz}$$

Ces deux composantes sont éliminées par le filtre passe-bas parfait, $u_0 = 0$.

$$100 \text{ Hz} < f_e < 900 \text{ Hz}$$

La composante basse fréquence évolue de 900 Hz à une fréquence de 100 Hz. Le filtre passe-bas parfait fournit toujours $u_0 = 0$.

$$f_e = 900 \text{ Hz}$$

La différence des fréquences $f_s - f_e$ donne 100 Hz. Nous sommes dans la bande passante du filtre ; u_0 devient une composante variable à 100 Hz. La fréquence de sortie du VCO est modifiée de telle sorte que l'écart $|f_e - f_s|$ diminue. Ceci veut dire que f_s diminue et devient inférieure à 1 000 Hz. La tension u_0 présente une fréquence de battement qui diminue et une valeur moyenne qui devient négative. Lorsque cette valeur moyenne a atteint $-2,5 \text{ V}$, la fréquence de sortie devient égale à celle de l'entrée : la boucle est verrouillée. On dit que cette fréquence de 900 Hz est la fréquence de capture ou d'accrochage. Elle est liée à la bande passante du filtre passe-bas. En fait, le processus d'accrochage pour $f_e = 900 \text{ Hz}$ et un filtre parfait serait quasi instantané.

$$f_e > 900 \text{ Hz}$$

La boucle se déverrouille. Le VCO oscille à sa fréquence centrale f_0 de 1 000 Hz. Le comparateur de phase fournit une composante à fréquence minimale de $f_e - f_0 > 200 \text{ Hz}$, le filtre parfait nous donne $u_0 = 0$ ce qui confirme que $f_s = f_0 = 1\,000 \text{ Hz}$.

$$f_e > 1\,200 \text{ Hz}$$

La boucle se déverrouille. Le VCO oscille à sa fréquence centrale f_0 de 1 000 Hz. Le comparateur de phase fournit une composante à fréquence minimale de $f_e - f_0 > 200 \text{ Hz}$, le filtre parfait nous donne $u_0 = 0$ ce qui confirme que $f_s = f_0 = 1\,000 \text{ Hz}$.

La figure 2.6 nous donne l'évolution de la tension u_0 donc de la fréquence du signal de sortie f_s en fonction de la fréquence du signal d'entrée f_e pour une variation croissante de celle-ci et un filtre passe-bas parfait.

2.2.2.3. Tension d'entrée alternative à fréquence décroissante

Le raisonnement est identique au cas précédent. Tant que la fréquence du signal d'entrée est supérieure à 1 100 Hz, la fréquence de battement est




Figure 2.6.

$f_0 - f_e$, valeur supérieure à 100 Hz ; donc $u_0 = 0$. Pour $f_e = 1\,100$ Hz, la fréquence de battement devient égale à 100 Hz et on se trouve dans la bande passante du filtre, u_0 varie tel que f_s augmente et rejoint f_e (diminution de l'erreur) : il y a verrouillage.

Si la fréquence f_e diminue à partir de 1 100 Hz, la PLL reste verrouillée jusqu'à ce que l'on atteigne la non-linéarité de ses éléments. Le déverrouillage a lieu pour 800 Hz. La figure 2.7 nous donne l'évolution de la tension u_0 donc de la fréquence du signal de sortie f_s en fonction de la fréquence d'entrée f_e pour une variation décroissante de celle-ci et un filtre passe-bas parfait.




Figure 2.7.

2.2.3. Cas du filtre réel (figure 2.4)

Le filtre passe-bas du premier ordre présente une fréquence de cassure de 100 Hz. L'atténuation est de 20 dB à 1 000 Hz.

Pour une fréquence nulle d'entrée, le signal délivré par le comparateur de phase est à une fréquence de 1 000 Hz. Le filtre atténuant fortement ce signal $u(t)$, il en résulte une tension $u_0(t)$ voisine de 0 donc $f_s \simeq f_0 = 1\,000$ Hz.

Au fur et à mesure que la fréquence f_c du signal d'entrée augmente, la fréquence de battement de $u(t)$ diminue et est de moins en moins atténuée ; $u_0(t)$ évolue alternativement avec une amplitude croissante. Il est certain que, tant que f_0 est inférieure à 800 Hz, la PLL ne peut se verrouiller, mais la fréquence du VCO « s'agite » sérieusement.

Si l'on considère $f_c = 800$ Hz, la fréquence de battement est (en prenant $f_s = f_0$) de 200 Hz, soit une atténuation de 6 dB. Nous sommes, pour $u_0(t)$, à une amplitude réduite de moitié par rapport à $u(t)$. La PLL pourrait s'accrocher, cette opération dépend des paramètres de la boucle.

En pratique, il est rare que la fréquence d'accrochage corresponde à la limite des non-linéarités, ici 800 Hz pour des fréquences d'entrées croissantes.

La figure 2.8 représente l'évolution de $u_0(t)$ (valeurs prises par cette tension) donc l'évolution de la fréquence du signal de sortie f_s en fonction de la fréquence (croissante) du signal d'entrée. Deux remarques sont à apporter :

— La PLL se verrouille à 860 Hz (fréquence supérieure à 800 Hz) et se déverrouille à la fréquence limite des non-linéarités, 1 200 Hz.

— Lorsque la PLL n'est pas verrouillée, la fréquence de sortie varie, mais d'autant moins que l'on s'éloigne de la fréquence centrale f_0 . Pour 800 Hz, u_0 n'atteint que $\pm 1,5$ V alors qu'il faudrait 5 V pour avoir la condition d'accrochage.




Figure 2.8.

Ces deux remarques sont fondamentales car elles indiquent bien que la condition d'accrochage dépend des éléments de la PLL donc du gain statique et des non-linéarités de la boucle.

2.3. PLAGES DE VERROUILLAGE ET DE CAPTURE

Nous venons de voir que le fonctionnement correct de la PLL, en asservissement, ne peut pas être obtenu pour n'importe quelle fréquence f_e du signal d'entrée. Il existe deux plages caractéristiques de fonctionnement correct de la PLL. Ce sont les plages de verrouillage (bande de fréquence où la PLL reste verrouillée) et de capture (bande de fréquence où la PLL se verrouille).

2.3.1. PLAGE DE VERROUILLAGE, $2 f_L$

On l'appelle aussi :

- plage de maintien, de poursuite,
- *tracking range, lock range*.

Pour notre exemple précédent, nous avons une fréquence centrale f_0 de 1 000 Hz et les fréquences extrêmes $f_M = 1\,200$ Hz et $f_m = 800$ Hz.

D'une manière générale, on s'arrange toujours pour que la fréquence f_0 soit au centre de la plage de verrouillage.

La plage de verrouillage correspond à l'écart de fréquence par rapport à la fréquence centrale f_0 à partir duquel la PLL se déverrouille (figure 2.9).




Figure 2.9.

Lorsque la PLL est verrouillée, la fréquence des signaux d'entrée et de sortie est identique, $f_s = f_e$; il en résulte que la fréquence de battement du signal de sortie du comparateur de phase est nulle, le filtre passe-bas n'apporte aucune atténuation. La plage de verrouillage étant un paramètre défini en statique, elle n'est affectée que par les non-linéarités du comparateur de phase et du VCO.

Dressons un tableau de quelques valeurs de paramètres pour notre exemple précédent, dans la plage de verrouillage (tableau 2.1).

Tableau 2.1.

f_e	800 Hz	900 Hz	1 000 Hz = f_0	1 100 Hz	1 200 Hz
f_s	800 Hz	900 Hz	1 000 Hz	1 100 Hz	1 200 Hz
u_0	- 5 V	- 2,5 V	0	+ 2,5 V	+ 5 V
φ	- $\pi/2$	- $\pi/4$	0	+ $\pi/4$	+ $\pi/2$

Ce tableau nous indique que l'erreur sur la fréquence est nulle et qu'il y a un déphasage dépendant de la fréquence de fonctionnement dans la plage de verrouillage.

2.3.2. PLAGES DE CAPTURE, $2 f_c$

On l'appelle aussi :

- plage d'accrochage,
- *capture range, acquisition range, pull in range.*

Pour notre exemple nous avons comme fréquence de capture 900 Hz, pour des fréquences croissantes, et 1 100 Hz pour des fréquences décroissantes et un filtre parfait.

La plage de capture correspond à l'écart de fréquence par rapport à la fréquence centrale à partir duquel la PLL se verrouille (figure 2.10).




Figure 2.10.

La plage de capture dépend :

- de la bande passante du filtre,
- de l'ordre du filtre,
- du gain de boucle.

On peut dire, d'une manière très approchée, que la fréquence de capture est égale à la bande passante du filtre et que $\text{plage de capture} \leq \text{plage de verrouillage}$.

Le phénomène de capture est très complexe et une étude mathématique est pratiquement impossible. Pour un échelon de fréquence permettant l'accrochage, nous aurons une tension $u_0(t)$ à la sortie du filtre, définie par la figure 2.11, en partant des éléments de l'exemple précédent. A l'instant où la fréquence du signal d'entrée passe de la zone de non-verrouillage à la zone de capture (soit de 100 Hz à 900 Hz), le signal fourni par le détecteur de phase $u(t)$ est sinusoïdal et de fréquence $f_s - f_c = 100$ Hz. Comme nous sommes dans la bande passante du filtre (parfait ou réel), la tension $u_0(t)$ est aussi sinusoïdale et de fréquence 100 Hz. Mais, très rapidement, cette situation évolue, car le VCO, voyant une tension variable, fournit une fréquence f_s variable. Dans ces conditions, la tension de sortie du filtre ne peut plus être sinusoïdale mais de forme apériodique. La vitesse relative entre les vecteurs des tensions v_c et v_s n'est plus constante et la durée de l'alternance négative est plus importante que celle de l'alternance positive (à cause de l'écart




Figure 2.11.

« temporel » de fréquence). Du fait de cette dissymétrie et de l'évolution de la fréquence du signal de sortie dans le sens de la diminution, cette fréquence f_s se déplace vers celle du signal incident f_e jusqu'à ce qu'il y ait coïncidence. La boucle est verrouillée.

La durée du processus d'accrochage dépend des éléments de la boucle et, en premier lieu, de l'écart initial des fréquences f_0 et f_e . Cette durée est appelée *pull in time* : t_p .


Dans certaines conditions ($|f_e - f_s|$ faible), la boucle peut se verrouiller en un temps inférieur à une période d'oscillation et la réponse transitoire n'est pas oscillante.

2.4. NÉCESSITÉ D'INSÉRER UN AMPLIFICATEUR ENTRE LE FILTRE PASSE-BAS ET LE VCO

Nous allons prendre deux exemples indépendants du précédent.

2.4.1. COMPAREUR A CARACTÉRISTIQUE LINÉAIRE (figure 2.12)


Le comparateur de phase fournit une tension maximale $u_0 = 5$ V. Si la PLL utilisant ces deux fonctions (CDP et VCO) est bouclée, elle ne pourra travailler que dans une plage de verrouillage de $2 f_L = 5$ kHz. En effet, pour $u_0 = 5$ V, $f_s = f_e = 12,5$ kHz et $u_0 = -5$ V, $f_s = f_e = 7,5$ kHz.



Si l'on désire une plage de verrouillage de $2 f_L = 10 \text{ kHz}$ ($f_M = 15 \text{ kHz}$ et $f_m = 5 \text{ kHz}$), il faut ajouter un amplificateur de tension de gain de 2 (il faut passer de 5 V à 10 V).

2.4.2. COMPAREUR A CARACTÉRISTIQUE SINUSOÏDALE (figure 2.13)

Pour conserver une fonction de transfert linéaire, il faut travailler jusqu'à un déphasage de $\approx \pi/4$ soit une tension de 0,7 V. L'amplificateur en tension doit présenter un gain de $5/0,7 \approx 7$ pour que la PLL puisse travailler dans une plage de verrouillage de $2 f_L = 20 \text{ kHz}$. Notons toutefois que le comparateur de phase peut fournir dans la zone d'accrochage une tension maximale de 1 V et qu'un amplificateur en tension de gain de 5 suffirait.



CHAPITRE 3

Technologie des éléments d'une PLL

Les PLL, intégrées ou non, fonctionnent suivant le même principe ; les éléments constitutifs ont été définis au chapitre 1. Rappelons que ces éléments sont :

- d'une part, le comparateur de phase, le filtre passe-bas et l'oscillateur contrôlé (éléments fondamentaux),
- d'autre part, et éventuellement, un amplificateur et un diviseur de fréquence.

Le choix de la technologie est lié aux critères suivants :

- facilité de réalisation,
- fréquence de fonctionnement,
- forme et niveau des signaux,
- plage de verrouillage et de maintien souhaitées.

Deux grandes technologies sont utilisées :

- les PLL analogiques où les signaux sont, en général, sinusoïdaux,
- les PLL digitales où les signaux sont impulsionnels.

3.1. COMPAREUR DE PHASE

Les comparateurs ou détecteurs de phase doivent fournir, après filtrage, une tension continue ou lentement variable, proportionnelle au déphasage existant entre les deux signaux d'entrée et de retour de boucle.

3.1.1. COMPAREURS DE PHASE ANALOGIQUES

3.1.1.1. Multiplieurs analogiques linéaires

Relation mathématique

Le multiplieur analogique linéaire est représenté symboliquement par le schéma de la figure 3.1.




Figure 3.1.

Pour des tensions :

$$v_e(t) = V_e \sin \omega_0 t$$

$$\text{et } v_s(t) = V_s \sin (\omega_0 t + \varphi)$$

nous aurons, en tenant compte de la relation mathématique :

$$\sin a \cdot \sin b = \frac{1}{2} \left[-\cos (a + b) + \cos (a - b) \right],$$

$$u(t) = -\frac{k}{2} V_e V_s \cos (2 \omega_0 t + \varphi) + \frac{k}{2} V_e V_s \cos \varphi.$$

Le terme haute fréquence en $2 \omega_0$ est éliminé par le filtre passe-bas et la valeur continue de l'erreur est :

$$u_0 = \frac{k}{2} V_e V_s \cos \varphi$$

Représentation de la fonction $u_0(\varphi)$ (figure 3.2) :




Figure 3.2.

C'est une fonction cosinus. L'erreur est nulle pour $\varphi = \pm \pi/2$.

Remarques :

Lorsque la boucle est verrouillée et fonctionne à sa fréquence centrale, les deux signaux d'entrée et de retour sont déphasés de $\pm \pi/2$.

Si la boucle est de signe positif, le point d'accrochage se situe en A ($-\pi/2$) car, pour une variation positive du déphasage, il y a une variation positive de la tension d'erreur. Si la boucle est de signe négatif, le point d'accrochage se situe en B. L'un de ces points est stable, l'autre instable ; le choix se fait automatiquement.

L'axe des abscisses est défini en degré pour la fonction $u_0(\varphi)$, c'est le déphasage entre $v_e(t)$ et $v_s(t)$. Si l'une de ces tensions représente la référence, on prend φ , si la référence est autre, on prend $\Delta\varphi = \varphi_e - \varphi_s$.

Le fonctionnement n'est linéaire que si on travaille autour de l'erreur nulle (point A ou B). La pente de la fonction $u_0(\varphi)$ définit la fonction de transfert et dépend des amplitudes V_e et V_s .

Si on reprend le calcul, et en considérant qu'il y a un déphasage de $\pi/2$ inhérent au principe entre $v_e(t)$ et $v_s(t)$, nous aurons :

$$v_e(t) = V_e \sin \omega_0 t$$

$$\text{et } v_s(t) = V_s \cos (\omega_0 t + \varphi)$$

Les relations de produit sont,

$$\sin a \cdot \cos b = \frac{1}{2} \left[\sin (a + b) + \sin (a - b) \right].$$

Ce qui donne :

$$u(t) = \frac{k}{2} V_e V_s \sin (2 \omega_0 t + \varphi) + \frac{k}{2} V_e V_s \sin (-\varphi)$$

Le terme haute fréquence est éliminé par le filtre passe-bas, il reste :

$$u_0 = -\frac{k}{2} V_e V_s \sin \varphi$$

Cette relation est définie par la figure 3.3. Les points d'accrochage se font pour $\varphi = 0$ ou $\varphi = \pm \pi$.




Figure 3.3.

Si on considère que la PLL verrouillée fonctionne autour de sa fréquence centrale f_0 , on a $\varphi \simeq 0$. Le développement limité du sinus autour de zéro donne :

$$\sin \varphi = \varphi + \frac{\varphi^3}{3!} + \dots \simeq \varphi.$$

La relation précédente devient :

$$u_0 \simeq -\frac{k}{2} V_e V_s \varphi$$

et est représentée par la figure 3.4.




Figure 3.4.

Nous pouvons aussi définir cette dernière fonction en prenant la dérivée de la précédente :

$$\frac{d}{d\varphi} u_0 = -\frac{k}{2} V_e V_s \cos \varphi$$

et pour $\varphi = 0$ nous avons la tangente à l'origine $-\frac{k}{2} V_e V_s$.

Lorsque la boucle n'est pas verrouillée, les fréquences d'entrée et de retour sont différentes :

$$\left. \begin{aligned} v_e(t) &= V_e \sin \omega_e t \\ v_s(t) &= V_s \sin \omega_s t \end{aligned} \right\} \text{ en négligeant } \varphi_e \text{ et } \varphi_s.$$

Le produit de ces fonctions nous donne :

$$v_e(t) \cdot v_s(t) = -\frac{k}{2} V_e V_s \cos(\omega_e + \omega_s) t + \frac{k}{2} V_e V_s \cos(\omega_e - \omega_s) t$$

où apparaissent deux pulsations $\omega_e + \omega_s$ et $\omega_e - \omega_s$.

Cette dernière représente la pulsation de battement que laisse passer le filtre passe-bas, si elle est suffisamment basse afin de permettre l'accrochage de la boucle.

Principe du multiplieur linéaire

Les multiplieurs analogiques intégrés fonctionnent suivant deux principes différents qui sont présentés dans l'ouvrage « *Amplificateurs opérationnels**. Décrivons brièvement ces deux principes :

1. Multiplieur à fonctions logarithmiques et exponentielles (figure 3.5)




Figure 3.5.

Les relations simplifiées sont :

$$s_1 = \text{Ln } e_1, s_2 = \text{Ln } e_2$$

$$s_3 = \text{Ln } e_1 + \text{Ln } e_2 = \text{Ln } (e_1 \cdot e_2)$$

$$s = \text{exp. Ln } (e_1 \cdot e_2) = e_1 \cdot e_2 = s$$

Le symbole normalisé du logarithme népérien est Log mais on rencontre plus souvent Ln.)

2. Multiplieur à amplificateur différentiel (figure 3.6)




Figure 3.6.

* A paraître.

Le fonctionnement est linéaire autour du point de repos fourni par le générateur de courant. Les tensions e_1 et e_2 imposent des variations de courant autour de ce point de repos. Nous avons vu, lors de l'étude de l'amplificateur différentiel, les relations suivantes :

$$s = s_2 - s_1 = 40 R_c I_c e_1 = 40 R_c \frac{I_0}{2} e_1,$$

comme $I_0 = k_0 e_2 + I'_0$, il vient

$$s \simeq k e_1 \cdot e_2.$$

Notons que les variations de la tension d'entrée e_1 ne peuvent être au maximum, que de quelques dizaines de millivolts.

Quelques caractéristiques réelles

Les circuits intégrés Motorola sont définis pour des plages de température de :

- 0 °C à 70 °C : MC 1494, MC 1495,
- - 55 °C à + 125 °C : MC 1594, MC 1595.

Si nous restons dans le domaine industriel, la gamme de température 0°-70 °C suffit. Indiquons la différence entre les circuits MC 1494 et MC 1495 :

Circuit	Linéarité	Bande passante à 3 dB	Coef. k
MC 1494	± 1 %	100 kHz à 1 MHz	≈ 0,1
MC 1495	± 2 à 4 %	1 MHz à 10 MHz	≈ 0,1

La figure 3.7 nous indique l'évolution de la tension de sortie V_0 en fonction des tensions d'entrées V_x et V_y . L'opération s'effectue dans les quatre quadrants c'est-à-dire V_x et V_y positifs ou négatifs pour des amplitudes de ± 10 V. Le coefficient multiplicateur k typique est de 1/10. La figure 3.8 représente le schéma interne du circuit MC 1495 et son utilisation sur la figure 3.9. Remarquons que ce circuit linéaire est à **sortie collecteur ouvert**, il faut convertir le courant de sortie en une tension par des résistances extérieures R .





Figure 3.7.



Circuits MC 1595-1495, document Motorola

Figure 3.8. Circuits MC 1595-1495 (D'après Motorola)




Figure 3.9. Utilisation des circuits MC 1595-1495 (D'après Motorola)

3.1.1.2. Multiplieurs analogiques à découpage

Les multiplieurs analogiques linéaires sont limités en fréquence et imposent certaines contraintes de mise en œuvre. On préfère, dans la plupart des cas, utiliser les multiplieurs analogiques à découpage que l'on peut rencontrer sous le terme « hacheur » ou « *chopper* » ou « modulateur ».

Principe des multiplieurs analogiques à découpage

On les représente par un interrupteur (figure 3.10) piloté par un signal carré et fournissant un gain en tension de $+1$, lorsqu'il est fermé et un gain nul lorsqu'il est ouvert. La fréquence du signal de commande, qui en général




Figure 3.10.

est le signal de retour, est égale à la fréquence du signal d'entrée lorsque la boucle est verrouillée. La figure 3.11 représente les graphes des tensions $v_e(t)$, $v_s(t)$, $u(t)$ et la valeur moyenne délivrée par le filtre passe-ba ($u_0(t)$, pour déphasages $\varphi = 0$, $\varphi = -\pi/2$ et $\varphi = -\pi$. La tension $u(t)$, pour $\varphi = 0$, est de forme « redressement simple alternance » ; on connaît la valeur moyenne qui est :

$$u_0 = \frac{V_e}{\pi}.$$

On en déduit :

$$u_0 = 0 \text{ pour } \varphi = \pm \pi/2$$

$$\text{et } u_0 = -\frac{V_e}{\pi} \text{ pour } \varphi = \pm \pi.$$

Relation mathématique

Si on considère la boucle accrochée, les signaux $v_e(t)$ et v_s sont de même fréquence. La tension $u(t)$ représente le produit de la tension d'entrée $v_e(t)$ et de la fonction de transmission $h(t)$ qui prend les valeurs 1 ou 0, définie mathématiquement par un carré (figure 3.12).

La décomposition en série de Fourier de $h(t)$ est :

$$h(t) = \frac{1}{2} + \frac{2}{\pi} \sin \omega_0 t - \frac{1}{6\pi} \sin 3 \omega_0 t + \frac{1}{10\pi} \sin 5 \omega_0 t - \dots$$




Figure 3.11.




Figure 3.12.

Ainsi $u(t) = v_e(t) \cdot h(t)$ soit :

$$u(t) = \left[V_e \sin(\omega_0 t + \varphi) \right] \left[\frac{1}{2} + \frac{2}{\pi} \sin \omega_0 t - \frac{1}{6\pi} \sin 3 \omega_0 t + \dots \right]$$

Cette tension est transmise au filtre passe-bas et celui-ci ne laisse passer que la composante continue issue de produit :

$$V_e \sin (\omega_0 t + \varphi) \cdot \frac{2}{\pi} \sin \omega_0 t,$$

donc $u_0 = \frac{V_e}{\pi} \cos \varphi$ (figure 3.13)




Figure 3.13.

Réalisation pratique à éléments discrets

La figure 3.14 représente un montage à amplificateur opérationnel. L'interrupteur est un transistor à effet de champ travaillant à bas niveau afin de rester dans la zone linéaire de ses caractéristiques de sortie. On montre que le gain en tension de ce montage est de $- 1$ lorsque l'interrupteur est fermé et $+ 1$ dans le cas contraire. La fonction de transmission $h(t)$ est, dans




Figure 3.14.

ce cas, définie par la figure 3.15 et la décomposition en série de Fourier nous donne :

$$h(t) = \frac{4}{\pi} \sin \omega_0 t - \frac{1}{3\pi} \sin 3 \omega_0 t + \frac{1}{5\pi} \sin 5 \omega_0 t - \dots$$

$$u(t) = \left[V_c \sin (\omega_0 t + \varphi) \right] \left[\frac{4}{\pi} \sin \omega_0 t - \frac{1}{3\pi} \sin 3 \omega_0 t + \dots \right].$$

et le terme continu,

$$u_0 = \frac{2 V_c}{\pi} \cos \varphi.$$

La représentation de cette fonction est identique à celle de la figure 3.13, mais d'amplitude doublée.




Figure 3.15.

Remarques :

On préfère ce dernier cas (multiplication par ± 1) à cause des termes hautes fréquences à éliminer par le filtre. En effet, la composante continue de la fonction $h(t)$ de la figure 3.12 nous donne, après multiplication avec $v_c(t)$, une fréquence f_0 , alors que tous les autres comparateurs (PLL verrouillée), fournissent une fréquence $2 f_0$ et plus. Nous verrons que pour un problème de stabilité, le filtre passe-bas n'a pas intérêt à présenter une fréquence de cassure trop faible.

La position stable correspondant à ce multiplicateur à découpage se situe autour de $\pm \pi/2$ selon le signe de la boucle.

L'utilisation d'un amplificateur opérationnel ne permet pas un fonctionnement à fréquence élevée.

Le multiplicateur à découpage est aussi intégré et permet des fréquences de fonctionnement bien au-delà du mégahertz.

Multiplieur analogique à découpage intégré

Le multiplieur analogique à découpage intégré (*Balanced Modulator-Demodulator*) est un **amplificateur différentiel travaillant en saturation**. La figure 3.16 représente le schéma de principe et la figure 3.17, les graphes des tensions et courants d'un circuit *simple balance*. Le transistor T_3 est parcouru par un courant de polarisation I_E et un courant variable i_e à l'image de la




Figure 3.16.

tension d'entrée $v_e(t)$. Les transistors T_1 et T_2 , travaillent en commutation, et sont commandés par $v_s(t)$. Le courant i_E passe soit par T_1 , soit par T_2 . C'est la tension différentielle de sortie qui est exploitée. Ce principe impose un amplificateur différentiel afin de travailler en mode commun. Dans le circuit *double balance*, la sortie se trouve directement sur le collecteur de l'un des transistors (figure 3.18). La forme des tensions et courants est facile à déterminer. Les graphes sont souvent représentés sur les caractéristiques des constructeurs de circuits intégrés analogiques. L'opération mathématique est identique à $v_e \times (\pm 1)$.

Quelques caractéristiques réelles

Citons les circuits MC 1496 (0°C à 70°C) et MC 1596 (-55°C à $+125^\circ\text{C}$) de la société Motorola. La fréquence de fonctionnement peut aller jusqu'à quelques centaines de mégahertz. La figure 3.19 représente le schéma du circuit simplifié a et une application typique b.




Figure 3.17.




Figure 3.18.




Figure 3.19a. **Balanced modulator-demodulator MC 1496 et MC 1596**
(D'après Motorola)

Montages à transistors et diodes

Nous indiquons quelques montages marginaux que l'on peut rencontrer en pratique et qui peuvent travailler à des fréquences importantes.

— **Figure 3.20** : le signal d'entrée est transmis par un transformateur. La tension de sortie $u(t)$ n'est égale à $v_e(t)$ que si le transistor est saturé ; celui-ci est commandé par la tension de retour $v_s(t)$. Le transistor bipolaire peut être remplacé par un transistor à effet de champ ou par un optocoupleur. Cette configuration est monoalternance ; un montage *push-pull* permet de travailler en double alternance.

— **Figure 3.21** : ce montage utilise un commutateur à diodes. Pour $v_s = 0$, il n'y a pas de courant dans les diodes, $u(t) = 0$. Pour $v_s > 0$, les diodes conduisent et l'ensemble est équivalent à un court-circuit, $u(t) = v_e(t)$.

— **Figure 3.22** : c'est le modulateur en anneau qui permet un fonctionnement double alternance et une relative rapidité.

Voir également l'exercice 2 du paragraphe 8.1.3.

3.1.1.3. Comparateurs à diodes

Ce paragraphe est extrait de l'ouvrage de A. Blanchard cité en bibliographie. Les comparateurs à diodes imposent des signaux $v_e(t)$ et $v_s(t)$ sinusoïdaux. Nous rencontrons trois schémas possibles :

— **Premier montage** (figure 3.23) : les tensions d'entrée et de retour sont

$$v_e(t) = V_e \sin \omega_0 t$$

$$v_s(t) = V_s \sin (\omega_0 t + \varphi).$$




Figure 3.19b.




Figure 3.20.




Figure 3.21.




Figure 3.22.




Figure 3.23.

Les générateurs $v_e(t)$ et $-v_e(t)$ imposent l'utilisation d'un transformateur dont le secondaire est à point milieu. Le fonctionnement de ce comparateur est défini par les limites de conduction ou non-conduction des diodes et résumé dans le tableau 3.1, avec comme conditions :

$$V_0 \text{ directe} \simeq 0 \text{ et } R \ll R'.$$

Tableau 3.1.

Cas	D ₁	D ₂	Limites	u(t)
1	bloquée	bloquée	$v_s > v_e$ et $v_s < -v_e$	0
2	conduit	bloquée	$v_s \leq v_e$ et $v_s < -v_e$	$\frac{v_s - v_e}{2}$
3	bloquée	conduit	$v_s > v_e$ et $v_s \geq -v_e$	$\frac{v_s + v_e}{2}$
4	conduit	conduit	$v_s \leq v_e$ et $v_s \geq -v_e$	v_s

Ces résultats sont traduits par les graphes de la figure 3.24. La tension $v_s(t)$ est représentée en trait plein pour un déphasage de 0 à π et en trait pointillé pour un déphasage de π à 2π . La valeur moyenne u_0 de la tension $u(t)$ de sortie du comparateur est de la forme :

$$u_0 = \frac{V_e}{\pi} \cos \varphi \quad (\text{pour } V_e \gg V_s)$$




Figure 3.24.




Figure 3.25.

— **Deuxième montage** (figure 3.25) : on établit le tableau de conduction comme précédemment (tableau 3.2).

Tableau 3.2.

Cas	D ₁	D ₂	Limites	u(t)
1	bloquée	bloquée	$v_s > v_e$ et $v_s < -v_e$	v_s
2	conduit	bloquée	$v_s \leq v_e$ et $-v_e > 0$	v_e
3	bloquée	conduit	$v_e < 0$ et $v_s \geq -v_e$	$-v_e$
4	conduit	conduit	$v_e \geq 0$ (et $-v_e \leq 0$)	0

Le graphe des variations est indiqué sur la figure 3.26 avec $v_s(t)$, en trait plein pour un déphasage de 0 à π et en trait pointillé pour un déphasage de




Figure 3.26.

π à 2π . L'expression de la tension moyenne u_0 est identique à la précédente :

$$u_0 = -\frac{V_c}{\pi} \cos \varphi \quad (\text{pour } V_s \gg V_c)$$

— **Troisième montage** (figure 3.27) : c'est un modulateur en anneau ou modulateur équilibré. Il rend symétrique le montage précédent. La tension de sortie $u(t)$ est différentielle :

$$u(t) = V_A - V_B$$




Figure 3.27.

Les phases de conductions sont définies sur le tableau 3.3.

Tableau 3.3.

D_1	D_2	Limites	$u(t)$
bloquée	bloquée	$v_s < v_e$ et $v_s > -v_e$	v_s
conduit	bloquée	$v_s \geq v_e$ et $-v_e < 0$	v_e
bloquée	conduit	$v_e > 0$ et $v_s \leq -v_e$	$-v_e$
conduit	conduit	$v_e \leq 0$ (et $-v_e \geq 0$)	0

Pour les diodes D_1 et D_2 , le tableau précédent reste valable. Le graphe des tensions est représenté sur la figure 3.28 et la valeur moyenne u_0 de la tension de sortie est :

$$u_0 = \frac{2 V_e}{\pi} \cos \varphi \quad (\text{pour } V_s \gg V_e)$$




Figure 3.28.

— **Comparaison essentielle des trois montages :**

- Le premier montage impose un amplificateur à très grande impédance d'entrée car on sort sur le point commun des résistances.
- Le deuxième montage présente une sortie basse impédance et le troisième, un niveau de sortie plus important.

3.1.2. COMPARETEURS DE PHASES NUMÉRIQUES

Les compareurs de phases numériques sont de plus en plus utilisés et la technologie est en C.MOS ou TTL ou ECL. Les signaux d'entrée sont impulsionnels avec des niveaux compatibles. Donnons comme exemple en C.MOS :

- 0 logique, $\simeq V_{SS}$ (alimentation la plus négative),
 - 1 logique, $\simeq V_{DD}$ (alimentation la plus positive),
- jusqu'à la limite de zone d'incertitude (voir *Composants actifs discrets**).

* A paraître.

Les comparateurs en logique combinatoire fonctionnent avec les niveaux 0 ou 1, alors que les comparateurs en logique séquentielle fonctionnent sur les fronts (*edge trigger*).

3.1.2.1. Comparateurs de phases combinatoires

Principe :

On utilise le OU exclusif. La figure 3.29 nous indique le symbole et la table de vérité de cet opérateur. Les tensions d'alimentation peuvent être symétriques ou non. En général, on alimente le circuit avec V_{DD} positive et $V_{SS} = 0$. Dans ces conditions, la tension moyenne u_0 de $u(t)$ est toujours positive. La figure 3.30 représente le diagramme des états. Ce diagramme correspond directement à la table de vérité précédente car nous sommes en mode combinatoire.




Figure 3.29.




Figure 3.30.

Les graphes des tensions $v_e(t)$, $v_s(t)$ et $u(t)$ sont représentés sur la figure 3.31, par des signaux d'entrée à rapport cyclique de 0,5. La tension moyenne u_0 de $u(t)$ prend les valeurs :

$$\begin{aligned}
 u_0 &= 0 && \text{pour } \varphi = 0 \\
 u_0 &= \frac{V_{DD}}{2} && \text{pour } \varphi = \pi/2 \\
 u_0 &= V_{DD} && \text{pour } \varphi = \pi
 \end{aligned}$$




Figure 3.31.

La variation de tension u_0 , linéaire en fonction du déphasage φ , est représentée sur la figure 3.32. Le point de verrouillage à fréquence centrale f_0 s'effectue pour $u_0 = V_{DD}/2$ et $\varphi = \pi/2$. Ce comparateur présente les inconvénients suivants :

- il impose des signaux à rapport cyclique de 0,5,
- il peut permettre un verrouillage pour des fréquences extérieures aux fréquences de la plage de maintien (on dit qu'il y a verrouillage sur les harmoniques).




Figure 3.32.

Circuits réels :

Nous rencontrons comme circuits intégrés réels :

- les circuits 4046 et 54/74 HC 4046, qui feront l'objet d'une étude séparée (comparateur 1),
- le circuit 4044, comparateur 2, décrit dans ce chapitre,
- le circuit 54/74 HC 86 (à titre d'exemple qui est un XOR (OU exclusif)).

3.1.2.2. Comparateurs de phases séquentiels

Principe :

Le circuit de base est une bascule RS déclenchée sur les fronts. La figure 3.33 représente le schéma de base et la figure 3.34 le diagramme des états. A partir de ce dernier, on déduit $u(t)$ en fonction des états de $v_e(t)$ et $v_s(t)$ (figure




Figure 3.33.




Figure 3.34.

3.35). La valeur moyenne u_0 de $u(t)$ varie entre 0 et V_{DD} pour un déphasage compris entre 0 et 2π . Le graphe $u_0(\varphi)$ est représenté sur la figure 3.36. C'est une variation en dent de scie et linéaire sur une période $T = 2\pi$.




Figure 3.35.




Figure 3.36.



Circuit réel :

Nous avons l'exemple concret du comparateur 3 appartenant au circuit 54/74 HC 4046 cité au chapitre 3 et au chapitre 9.

Quelques variantes :

Nous citons deux variantes utilisant une ou deux bascules D. On pourrait aussi utiliser des bascules JK.

Comparteur utilisant une bascule D. C'est le schéma de la figure 3.37. La borne *Clear* (Cl) est active à l'état haut. La représentation des tensions $v_e(t)$, $v_s(t)$ et $u(t)$ est indiquée par la figure 3.38, ce sont les fronts de montée qui sont actifs. Le graphe $u_0(\varphi)$ serait identique à celui de la figure 3.36.

**Figure 3.37.****Figure 3.38.**

Comparateur utilisant deux bascules D. C'est le schéma de la figure 3.39. Les graphes des tensions $v_e(t)$, $v_s(t)$, $v_1(t)$, $v_2(t)$ et $u(t)$ sont représentés sur la figure 3.40. Les tensions $v_1(t)$ et $v_2(t)$ correspondent aux potentiels des sorties Q_1 et Q_2 . Le soustracteur de sortie fournit des signaux d'amplitude $\pm A$, la fonction $u_0(\varphi)$ est définie par le graphe de la figure 3.41.




Figure 3.39.

3.1.2.3. Comparateurs de phases et fréquences séquentiels

Ces comparateurs sont intégrés et peuvent comporter deux sorties :

- Une sortie **comparaison de fréquence**, où la valeur du signal dépend de la différence de fréquences (0 ou 1).
- Une sortie **comparaison de phase**, où la valeur moyenne du signal est proportionnelle au déphasage des deux signaux d'entrée et de sortie de même fréquence.

La comparaison de fréquence peut être utilisée par exemple dans le cas où l'on veut asservir un moteur en vitesse, afin de permettre l'accrochage. Lorsque cette condition est réalisée, c'est le comparateur de phase qui est prioritaire.

Comparateur 2 du circuit 4046. Le comparateur 2, qui est sensible aux fronts montants des signaux d'entrée, $v_e(t)$ et $v_s(t)$, a un fonctionnement indépendant du rapport cyclique. On le représente schématiquement par la figure 3.42, l'étage de sortie fournissant l'information de phase $u(t)$ est constitué de deux transistors MOS complémentaires. Indiquons un fonctionnement simplifié de ce comparateur phase-fréquence :

1. Lorsque la fréquence du signal de sortie f_s est supérieure à celle du signal d'entrée f_e ,

$$u = 1 = V_{DD} (f_s > f_e).$$




Figure 3.40.




Figure 3.41.




Figure 3.42.

2. Lorsque la fréquence du signal de sortie f_s est inférieure à celle du signal d'entrée f_e ,

$$u = 0 = V_{SS} \quad (f_s < f_e).$$

3. Lorsque les deux signaux sont de même fréquence, $f_s = f_e$:

— si le front de montée de la tension d'entrée $v_s(t)$ est en avance par rapport au front de montée de la tension $v_e(t)$, la sortie $u(t)$ est égale à 1 pendant l'intervalle des deux fronts et en haute impédance pendant le reste de la période soit $u = V_{DD}/2$;

— si le front de montée de la tension d'entrée $v_s(t)$ est en retard par rapport au front de montée de la tension $v_e(t)$, la sortie $u(t)$ est égale à 0 pendant l'intervalle des deux fronts et en haute impédance pendant le reste de la période soit $u = V_{DD}/2$;

— si les deux fronts de montée sont « en phase », la sortie $u(t)$ est en haute impédance sur la période complète, $u = V_{DD}/2$;

— la sortie comparaison de fréquence est à 1 dans tous les cas.

Les graphes des tensions, pour un fonctionnement à fréquences égales sont représentés sur la figure 3.43. La comparaison des fronts de montée de $v_e(t)$ par rapport à $v_s(t)$ nous donne une fonction $u_0(\varphi)$ linéaire de -2π à $+2\pi$ (figure 3.44).




Figure 3.43.

relation entre θ et ψ




Figure 3.44.

La figure 3.45 indique le schéma de ce comparateur pour la référence 54/74 HC 4046.

Le diagramme des états de la figure 3.46 permet d'analyser le fonctionnement.




Figure 3.45. Circuit 54/74 HC 4046 comparateur 2 (D'après National Semiconductor)




Figure 3.46.

La PLL 4046 est en technologie CMOS. On rencontre :

- Le circuit 4046 classique, dont la fréquence typique de fonctionnement est de 1,4 MHz (alimentation maximale de 18 V).
- Le circuit 54/74 HC 4046 de chez National Semiconductor (technologie micro CMOS), dont la fréquence de fonctionnement typique est de 20 MHz (alimentation maximale de 7 V).

Autres circuits :

La société Motorola propose les circuits :

— MC 4044 (0 °C à 75 °C) et MC 4344 (– 55 °C à + 125 °C) en technologie TTL. Le schéma de principe est indiqué par la figure 3.47 et le schéma réel par la figure 3.48. La « pompe de charge » permet au courant de sortie (vers le filtre) de circuler dans les deux sens, en fonction des états de son entrée. Le fonctionnement d'ensemble, est sensiblement identique à celui du comparateur 2 du circuit 4046.




Figure 3.47. Circuits MC 4044 ou MC 4344 (D'après Motorola)

La vitesse de propagation du circuit MC 4044 est de 9 ns.

— MC 12040 (0 °C à 75 °C) et MC 12540 (– 55 °C à + 125 °C) en technologie MECL.

Cette technologie permet de travailler à une fréquence de 80 MHz typique. Le schéma du comparateur est indiqué sur la figure 3.49.

3.1.3. COMPARAISONS ESSENTIELLES DES COMPAREURS DE PHASES

Multiplieurs linéaires :

- $u_0(\varphi)$ est non linéaire pour φ différent de $\pm \pi/2$,
- la pente de cette fonction dépend de l'amplitude des signaux d'entrée et de retour V_e et V_s ,
- à fréquence constante, le déphasage peut être compris entre 0 et π .




Figure 3.48a. Schéma interne des circuits MC 4044 et MC 4344 (D'après Motorola)




Figure 3.48b. Schéma interne des circuits MC 4044 et MC 4344 (D'après Motorola)




Figure 3.49. Circuits MC 12040 et MC 12540 (D'après Motorola)

Multiplieurs à découpage :

- $u_0(\varphi)$ est non linéaire pour φ différent de $\pm \pi/2$,
- la pente de cette fonction ne dépend que de V_e ,
- le déphasage varie de 0 à π , comme précédemment.

Comparateur combinatoire (OU exclusif) :

- $u_0(\varphi)$ est linéaire,
- cette fonction est indépendante des amplitudes,
- le rapport cyclique pour les signaux d'entrée et de retour doit être de 0,5,
- il y a verrouillage possible sur les harmoniques,
- le déphasage varie de 0 à π .

Comparateur séquentiel (bascule RS) :

- $u_0(\varphi)$ est linéaire,
- cette fonction est indépendante des amplitudes,
- le rapport cyclique peut être quelconque (déclenchement sur fronts),
- il n'y a pas de verrouillage sur les harmoniques,
- le déphasage varie de 0 à 2π .

Comparateur séquentiel (phase et fréquence) :

- $u_0(\varphi)$ est linéaire,
- le déclenchement s'effectue sur fronts,
- il n'y a pas de verrouillage sur les harmoniques,
- le déphasage varie de -2π à $+2\pi$.

Remarques :

Le choix des comparateurs de phases est un choix technologique. Il est guidé par :

- la valeur de la fréquence de fonctionnement,
- la forme des signaux,
- les plages de verrouillage et de maintien,
- le déphasage des tensions d'entrée et de sortie à la fréquence centrale f_0 (boucle verrouillée),
- l'erreur de position ou de vitesse,
- le verrouillage sur les harmoniques ou non, etc.

La figure 3.50 nous donne un exemple de verrouillage sur harmonique 2 pour un comparateur à découpage. Le verrouillage est possible chaque fois que la valeur moyenne u_0 de $u(t)$ est égale à zéro. Dans ces conditions, la fréquence de sortie est toujours f_0 . Pour notre exemple, la fréquence du signal d'entrée est de $2 f_0$. Si cette fréquence était $3 f_0$, il y aurait encore verrouillage. On voit le « danger » d'utiliser de tels comparateurs lorsqu'il y a « balayage » de la fréquence d'entrée.




Figure 3.50.

3.2. FILTRES PASSE-BAS

Nous avons vu que le signal de sortie du comparateur était constitué d'harmoniques et d'une composante continue. Le filtre passe-bas a pour rôle de ne conserver que la composante continue ou basse fréquence du signal $u(t)$. Le choix de ces éléments dépend de la valeur des fréquences parasites à éliminer et de la stabilité. On rencontre deux technologies :

- les filtres passifs,
- les filtres actifs.

3.2.1. FILTRES PASSIFS

Nous indiquons ici trois filtres passifs utilisant des résistances et condensateurs ; la liste n'est pas limitative.

3.2.1.1. Réseau RC (figure 3.51)




Figure 3.51.

Ce filtre passe-bas du premier ordre présente une fonction de transfert :

$$\frac{U_0(p)}{U(p)} = \frac{1}{1 + RCp}$$

à condition que la fonction qui suit, c'est-à-dire le VCO, présente une impédance d'entrée d'influence négligeable.

3.2.1.2. Réseau $R_1 R_2 C$ (figure 3.52)




Figure 3.52.

Le réseau RC précédent est dans certains cas insuffisant pour la stabilité de la boucle. On préfère utiliser le réseau à retard de phase dont la fonction de transfert est définie par :

$$\frac{U_0(p)}{U(p)} = \frac{1 + R_2 C_p}{1 + (R_1 + R_2) C_p} \quad \text{avec } R_2 \ll R_1.$$

3.2.1.3. Réseau $R_1 R_2 C_1 C_2$

Le réseau précédent nous donne une bonne stabilité mais transmet une partie des harmoniques issus du comparateur de phase. Cette composante variable est néfaste car elle fait varier la fréquence de sortie en agissant sur le VCO. Le remède consiste à utiliser le filtre de la figure 3.53 (filtre préconisé pour les PLL dont le comparateur est à trois états - 4046 - 4044).




Figure 3.53.

3.2.2. FILTRES ACTIFS A AMPLIFICATEURS OPERATIONNELS

3.2.2.1. Filtres actifs indépendants

Là aussi il existe une multitude de montages. La figure 3.54 nous indique le schéma d'un filtre classique dont la fonction de transfert est :

$$\frac{U_0(p)}{U(p)} = \frac{1 + R_2 C_p}{R_1 C_p}$$




Figure 3.54.

La figure 3.55 est une variante fournissant une fonction de transfert identique à la précédente. Les filtres actifs ne sont en général utilisés que lorsque la PLL est constituée d'éléments séparés (comparateur de phase et VCO).




Figure 3.55.

3.2.2.2. Filtrés actifs associés aux comparateurs

C'est l'exemple pratique du comparateur MC 12040 déjà présenté et utilisant un filtre actif à amplificateur opérationnel 741, ainsi que l'indique la figure 3.56.




Figure 3.56. Filtre passif accompagnant les circuits 12040-12540 (D'après Motorola)

3.2.3. FILTRES ACTIFS A TRANSISTORS

Les filtres actifs à transistors sont rarement rencontrés. Un exemple d'application est toutefois indiqué pour le comparateur MC 4044. La figure 3.57 nous donne deux applications. Les transistors sont utilisés de préférence




Figure 3.57. Filtrage passe-bas accompagnant le circuit 4044 (D'après Motorola)

aux circuits intégrés dans le cas où la fréquence « basse » de fonctionnement atteint plusieurs centaines de kilohertz. Le transistor Darlington de cette dernière figure, est intégré dans le circuit 4044 et est appelé « amplificateur » (voir figure 3.48).

3.2.4. INFLUENCE DU FILTRE

Nous avons vu la nécessité d'utiliser ce filtre afin de récupérer la composante continue ou basse fréquence du signal $u(t)$ issu du comparateur.

En pratique, et comme nous le verrons dans le chapitre suivant, la fonction de transfert de la boucle est au moins du deuxième ordre et définie par trois éléments :

- le **gain statique**,
- la **pulsation propre du système non amorti**,
- le **facteur d'amortissement réduit z** .

C'est le filtre passe-bas qui permet de fixer ω_0 et z . Le simple filtre passif RC ne permet pas de choisir indépendamment ces deux paramètres. On préfère ainsi, en pratique, utiliser le réseau à retard de phase. Nous avons aussi indiqué précédemment que la bande passante du filtre passe-bas et son ordre intervenait sur la valeur de la fréquence de capture.

3.3. OSCILLATEURS CONTRÔLÉS EN TENSION (OU EN COURANT)

Les oscillateurs contrôlés en tension (VCO) sont des convertisseurs tension-fréquence. Une variation de tension, lente ou rapide, à leur entrée se traduit par une variation de fréquence en sortie : on peut aussi utiliser l'expression *Vobuler* (oscillateur vobulé).

Un VCO doit présenter les qualités suivantes :

- **bonne linéarité de fréquence** en fonction de la tension d'entrée, $f_s(u_0)$,
- **bonne stabilité de fréquence** (fréquence centrale f_0),
- **grande variation possible de la tension d'entrée** u_0 ,
- **grand coefficient de transfert** (ω_s/u_0),
- **grande variation de fréquence possible** pour l'application dans les synthétiseurs,
- **faible coût**.

Plusieurs principes sont rencontrés ; ils correspondent à des technologies différentes, celles-ci étant liées aux fréquences de fonctionnement. Citons :

- les **boucles à intégrateur-trigger** ou **oscillateurs à relaxation**,
- les **multivibrateurs astables** à transistors et couplage par condensateur,
- les **oscillateurs à circuits accordés LC** avec ou sans quartz.
- les **circuits numériques**.

Le VCO est toujours accompagné d'un condensateur ou d'un réseau RC dont la ou les valeurs sont définies pour que la fréquence de sortie f_s soit égale à la fréquence centrale f_0 à tension de commande nulle ($u_0 = 0$).

3.3.1. OSCILLATEURS A RELAXATION

3.3.1.1. Principe (figure 3.58)




Figure 3.58.

C'est le schéma de base de tout générateur de fonctions. Il peut être à circuits intégrés (amplificateur opérationnel ou circuits spécifiques), pour une fréquence maximale de fonctionnement de quelques centaines de kilohertz, ou à transistors au-delà du mégahertz. Il comporte trois éléments :

- un ou deux générateurs de courant commandés par la tension d'entrée $u_0(t)$,

- un condensateur chargé puis déchargé par le biais de ce ou ces générateurs de courant (cet ensemble représente l'intégrateur),
- un trigger de Schmitt basculant en fonction du niveau de la tension aux bornes du condensateur et permettant la charge puis la décharge de celui-ci.

La sortie de cet ensemble présente des signaux carrés (sortie du trigger), triangulaires (tension aux bornes du condensateur), sinusoïdaux si on adjoint un conformateur à diodes (convertisseur triangle-sinusoïde).

3.3.1.2. Schéma à transistors (figure 3.59)




Figure 3.59.

Ce montage peut être réalisé avec des transistors, mais c'est aussi le principe rencontré dans la PLL analogique 565 (voir le dernier chapitre de cet ouvrage).

Précisons le principe de fonctionnement. Pour une tension u_c égale à zéro, et en supposant que le trigger bloque le transistor T_3 , alors ni T_1 ni T_2 ne conduisent. Le courant I_0 charge le condensateur par le biais de la diode D_2 , la tension u_c augmente linéairement. Lorsque l'on arrive au seuil de déclenchement du trigger, celui-ci bascule et sature T_3 . La tension aux bornes de T_1 est de 0,6 V, u_1 est de faible valeur ce qui entraîne la conduction de la diode D_1 et le blocage de D_2 . T_1 est parcouru par le courant I_0 , et comme la tension u_1 est commune aux deux transistors ($V_{BE} + V_R$), T_2 est parcouru par le même courant que T_1 c'est-à-dire I_0 , le condensateur se décharge

jusqu'à ce que le trigger change d'état. Les transistors T_1 et T_2 travaillent en miroir de courant ($I_{c2} = I_{c1}$).

3.3.1.3. Schémas à amplificateurs opérationnels

Le schéma de base est celui de la figure 3.60. L'amplificateur opérationnel 1 travaille en intégrateur, le 2 en trigger. Pour faire varier la fréquence de fonctionnement, il faut modifier la valeur du condensateur et agir sur son courant de charge.




Figure 3.60.

La figure 3.61 représente un montage à fréquence variable. Le pont de diode D est un commutateur ; celui-ci, en fonction de l'état de sortie du trigger (4), permet au condensateur de se charger (I_0 issu de $u_1 = u_0$) ou de se décharger (I_0 issu de $u_2 = -u_0$). La condition de fonctionnement correct est que la tension d'entrée soit toujours positive. Les quatre amplificateurs opérationnels peuvent être dans le même boîtier (quad).




Figure 3.61.

La figure 3.62 représente le schéma d'un VCO utilisant deux amplificateurs opérationnels et un transistor de commutation.




Figure 3.62.

3.3.1.4. Circuits intégrés spécifiques

Dans le vaste horizon des circuits intégrés linéaires, il existe le générateur de fonctions. Nous donnons le schéma de principe du circuit 8038 de chez Intersil (figure 3.63) utilisant un générateur de courant $I - 2I$, ainsi que son




Figure 3.63. Circuit intégré 8038 (D'après Intersil)

brochage. La borne 8 marquée *FM Sweep input* n'est autre que l'entrée vobulatrice ($u_0(t)$). Ce circuit, qui peut travailler dans une gamme de fréquence comprise entre 0,001 Hz à 500 kHz, présente une linéarité de 0,1 % et une distorsion maximale de 1 %. Le « Data Book » du constructeur nous indique une utilisation de ce circuit intégré dans une boucle d'asservissement de phase en démodulation FM, le comparateur de phase est un MC 4344 ou NE 562 ou HA 2800 ou HA 2820.

3.3.2. MULTIVIBRATEURS ASTABLES

3.3.2.1. Montages à éléments discrets (transistors)

La figure 3.64 correspond à un multivibrateur astable à transistors NPN. La tension $u_0(t)$ variable, modifie l'intervalle de temps de conduction pour chaque transistor. La variation de tension V_{BE} (hors conduction) étant exponentielle, la fonction $f_s(u_0)$ n'est pas linéaire. On linéarise cette fonction




Figure 3.64.

en chargeant à courant constant les condensateurs C de réaction. La figure 3.65 nous indique cette modification, les transistors PNP T_1 et T_2 sont les transistors principaux, T_3 et T_4 convertissent la tension de commande $u_0(t)$ en courant.

Ce VCO à éléments discrets travaille jusqu'à une fréquence maximale de quelques dizaines de kilohertz.




Figure 3.65.

3.3.2.2. Circuits intégrés

Nous donnons trois exemples de circuits intégrés, convertisseurs de tension-fréquence.

— **Figure 3.66** : circuit MC 1658 de chez Motorola. La technologie MECL (non saturée) permet de fonctionner à une fréquence voisine de 100 MHz. Les tensions d'alimentation conseillées sont :

$$V_{CC1} = V_{CC2} = + 2 \text{ V et } V_{EE} = - 3,2 \text{ V.}$$




— **Figure 3.67** : circuits MC 4324 ($- 55^\circ$, $+ 125^\circ$) et MC 4024 (0° , $+ 75^\circ$). La fréquence maximale de fonctionnement est de 25 MHz pour une tension d'alimentation de + 5 V.

— **Figure 3.68** : circuit AD 537 (*Analog Devices*). C'est un convertisseur tension-fréquence monolithique ; il est utilisé pour différentes applications. Le circuit intégré se présente en boîtier DIP 14 broches, l'oscillateur est un multivibrateur de précision, la tension d'alimentation peut atteindre plusieurs dizaines de volts. La fréquence de fonctionnement maximale est d'environ 100 kHz.

3.3.3. OSCILLATEURS A CIRCUITS ACCORDÉS

3.3.3.1. Principe

Un oscillateur à circuit accordé LC est un circuit bouclé auto-oscillant, travaillant suivant la condition de Barkhausen. On fait varier la fréquence d'oscillation en agissant sur l'un des deux éléments du circuit bouchon L ou



	Symbol	- 30 °C			+ 25 °C			+ 85 °C		Unit
		Min	Max	Min	Typ	Max	Min	Max		
Rise Time (10 % to 90 %)	t^+	-	2.7	-	1.6	2.7	-	3.0	ns	
Fall Time (10 % to 90 %)	t^-	-	2.7	-	1.4	2.7	-	3.0	ns	
Oscillator Frequency	f_{osc1}	130	-	130	155	175	110	-	MHz	
	f_{osc2}	-	-	78	90	100	-	-	MHz	
Tuning Ration Test	TR	-	-	3.1	4.5	-	-	-	-	

Figure 3.66.
*(Document Motorola, MECL integrated circuits
 Série A, vol. 4, 1974, p. 4-26, 4-27 et 4-29)*




Figure 3.67. Circuits intégrés MC 4324-MC 4024. Applications (D'après Motorola)




Figure 3.68. Circuit intégré AD 537 (D'après Analog Devices)

C. Pour que la commande soit « électrique », on connecte en parallèle avec le circuit une diode Varicap polarisée en inverse par la tension de commande $u_0(t)$ au travers d'une résistance R de très forte valeur (figure 3.69). La capacité C_1 est une capacité de liaison présentant une impédance négligeable.




Figure 3.69.

La figure 3.70 nous donne approximativement la loi de variation de la capacité cathode-anode d'une diode quelconque, polarisée en inverse, en fonction de la tension à ses bornes. Cette loi de variation étant hyperbolique, la fonction de transfert du VCO n'est linéaire que pour de faibles variations autour d'un point de repos donné. La fréquence de fonctionnement de ces oscillateurs se situe au-delà du mégahertz ; les montages sont du type Hartley, Colpitts ou Clapp. La fréquence centrale peut être stabilisée par un quartz.




Figure 3.70.

3.3.3.2. Oscillateurs à éléments discrets

Les figures 3.71 et 3.72 représentent des oscillateurs de type Hartley ou Clapp, à fréquence variable commandée par la tension $u_0(t)$, polarisant une diode Varicap. La fréquence de fonctionnement peut aller jusqu'à quelques dizaines de mégahertz.

La figure 3.73 représente un oscillateur à diode tunnel permettant un fonctionnement au-delà de la centaine de mégahertz.




Figure 3.71.




Figure 3.72.




Figure 3.73.




Figure 3.74a. Circuit 1648 (D'après Motorola)




Figure 3.74b. Circuit 1648-brochage (D'après Motorola)

3.3.3.3. Oscillateurs intégrés

C'est l'exemple du circuit MC 1648 de chez Motorola. La figure 3.74 représente le schéma interne ainsi que le brochage. La figure 3.75 nous donne des exemples d'applications pour trois gammes de fréquences de fonctionnement. La variation de fréquence est là aussi obtenue par polarisation de diodes Varicap.

3.3.3.4. Oscillateurs stabilisés par quartz

On peut stabiliser par quartz les oscillateurs de toutes technologies. La figure 3.76 nous donne le schéma d'un oscillateur à éléments discrets de type Pierce.

3.3.4. VCO NUMÉRIQUES

Nous indiquons sur la figure 3.77 le logigramme du VCO des circuits intégrés MM54HC4046/74HC4046. Ce sont des circuits à technologie CMOS. Les éléments externes de réglage sont R_1 , R_2 et C_1 . Le principe de fonctionnement se rapproche de celui du circuit à relaxateur, c'est-à-dire charge puis décharge d'un condensateur C par un courant I_3 piloté par trigger. La résistance R_1 permet de faire varier le courant et R_2 apporte un offset de fréquence (figure 3.78).

3.3.5. REMARQUES CONCERNANT LES VCO

— Les caractéristiques des VCO sont en général linéaires. A u_0 moyen, nul ou pas, correspond la fréquence centrale f_0 . La figure 3.79 indique deux caractéristiques de VCO pour une tension dissymétrique puis symétrique. Dans tous les cas nous aurons :

$$f_0 = \frac{f_{\max} + f_{\min}}{2} \quad \text{et} \quad u_{0\text{moy}} = \frac{u_{0\max} + u_{0\min}}{2}.$$









Figure 3.75.
(Document Motorola, op. cit., p. 4-6)




Figure 3.76.



Figure 3.77. Schéma du VCO du circuit 54/74 HC 4046
(D'après National Semiconductor)

Figure 3.78.




Figure 3.79.

— Pour les circuits intégrés, la fréquence suit une loi quasi linéaire :

$$f = \frac{k u_0}{RC},$$

où R et C permettent d'ajuster la fréquence centrale f_0 . Dans certains cas, le constructeur fournit un graphe $\frac{\Delta f_s}{f_s}$ en fonction de Δu_0 autour de la fréquence centrale. Cette relation permet de définir la fonction de transfert du VCO (voir chapitre 4).

— Pour les VCO à diode Varicap et circuit accordé, nous avons la relation suivante :

$$f = \frac{1}{2\pi\sqrt{LC}} \quad \text{et} \quad C \simeq \frac{C_0}{\sqrt{u_0}}$$

La loi de variation de la capacité Varicap a déjà été présenté sur la figure 3.70. Des deux relations précédentes on en déduit la loi de variation de la fréquence en fonction de la tension u_0 de commande :

$$f_s \simeq \frac{u_0^{1/4}}{2\pi\sqrt{LC_0}}.$$

La caractéristique $f_s(u_0)$ n'est pas linéaire (figure 3.80). Mais en travaillant autour de f_0 et pour de faibles variations de la fréquence, on obtient une certaine linéarité (tangente et fonction sont confondues autour de f_0).




Figure 3.80.

— Les VCO sont peu utilisés seuls, à cause de leur dérive en fréquence inéluctable dont on peut citer quelques causes :

- variation de la température,
- variation de la tension d'alimentation.

3.3.6. QUELQUES RÉFÉRENCES

Le tableau 3.4 nous donne quelques références de circuits intégrés dont certains ont été cités précédemment.

Tableau 3.4.

Type	Famille	f _{max}	Sortie
566	linéaire	1 MHz	carré, triangle
2206	linéaire	0,5 MHz	carré, triangle, sinus
2207	linéaire	0,5 MHz	carré, triangle
8038	linéaire	0,1 MHz	carré, triangle, sinus
4024	TTL	25 MHz	TTL
4046	CMOS	1 MHz-20 MHz	CMOS
74LS124	TTL	20 MHz	TTL
74S124	TTL	60 MHz	TTL
74LS324	TTL	20 MHz	TTL

Document Motorola.

3.4. DIVISEURS DE RETOUR

Nous allons indiquer quelques circuits intégrés compteurs permettant la division de fréquence.

3.4.1. CIRCUIT 4029 (figure 3.81)






Figure 3.81.

C'est un compteur-décompteur CMOS prépositionnable. La figure 3.82 nous donne les chronogrammes en compteur modulo 10 et modulo 16. Les limites technologiques sont :



Compteur en décade (modulo 10)

- fréquence d'horloge maximale 5 MHz,
- largeur maximale de l'impulsion d'horloge 180 ns,
- alimentation entre 3 et 18 V.



Compteur binaire (Modulo 16)

Figure 3.82. Chronogrammes correspondant au circuit CD 4029 (D'après RCA)

3.4.2. CIRCUIT 4059 (figure 3.83)





Figure 3.83. Circuit CD 4059 A
 (Document RCA, Solid state databook SSD 250 C, 1983, p 601 et 603)

Ce compteur de la famille des CMOS est programmable. Il permet de compter de 3 à 9 999 ou de 3 à 15 999. La fréquence maxima d'horloge est de 3 MHz. La mise en cascade de compteur du même type permet une multitude de combinaisons. Les applications sont multiples dans le domaine des synthétiseurs en VHF, UHF, FM, AM...).

3.4.3. AUTRES EXEMPLES

Nous indiquons, sur le tableau 3.5, une famille de compteurs programmables ou non de la société Motorola. Les circuits TTL permettent de travailler à des fréquences maximales voisines de 10 MHz. Les circuits MECL vont jusqu'à plusieurs dizaines de mégahertz et sont en général associés au comparateur de phase 4044 (voir synthétiseur de fréquences, chapitre 6).

Tableau 3.5.

Compteurs	Famille	- 55 + 15 °C	0 + 75 °C	Boîtier
: 2 Type D Flip-Flop				
: 4 Counter	MECL	—	MC1697	626, 693
: 4 Counter	MECL	—	MC1699 #	620
Two-Modulas : 5/ : 6	MECL	MC12509	MC12009 #	620, 648
Two-Modulas : 8/ : 9	MECL	MC12511	MC12011 #	620, 648
Two-Modulas : 10/ : 11	MECL	MC12513	MC12013 #	620, 648
Two-Modulas : 32/ : 33	MECL	—	MC12015	626
Two-Modulas : 40/ : 41	MECL	—	MC12016	626
Two-Modulas : 64/ : 65	MECL	—	MC12017	626
VHF/UHF : 64/ : 256	MECL	—	MC12071	646
UHF Prescaler (: 2)	MECL	—	MC1690 #	620
Programmable : N Decade	TTL	MC4316	MC4016	620, 648
Programmable : N (: 0 - 1, : 0 - 4)	TTL	MC4317	MC4017	620, 648
Programmable : N Hexadécimal	TTL	MC4318	MC4318	620, 648
Programmable : N (: 0 - 3, : 0 - 3)	TTL	MC4319	MC4019	620, 648
Programmable :N Decade	TTL/LS	SN54LS716	SN74LS716	620, 648
Programmable :N Binary	TTL/LS	SN54LS718	SN74LS718	620, 648

CHAPITRE 4

Etude quantitative des PLL

L'étude quantitative d'une PLL est associée à l'étude des systèmes bouclés. Lorsque la boucle est verrouillée, le fonctionnement est considéré comme linéaire pour des petites variations autour de la fréquence centrale. Nous ferons un rappel sur les systèmes asservis et les fonctions de transfert puis étudierons la stabilité et la précision d'une PLL. Enfin nous présenterons succinctement quelques éléments spécifiques comme le calcul de la plage de verrouillage, de la plage de capture et le comportement d'une PLL en présence de bruit.

4.1 RAPPEL CONCERNANT LES SYSTÈMES ASSERVIS

Un système asservi est un système bouclé dont la grandeur de sortie est asservie à celle de l'entrée (figure 4.1). Les fonctions de transfert ou transmittances rencontrées sont :

$H_0(p)$ = fonction de transfert de la chaîne directe,

$B(p)$ = fonction de transfert de la chaîne de retour,

$H_0(p).B(p)$ = fonction de transfert de la boucle (boucle ouverte),

$H(p) = \frac{S(p)}{E(p)} = \frac{H_0(p)}{1 + H_0(p) B(p)}$ = fonction de transfert en boucle fermée.




Figure 4.1.

L'étude des systèmes asservis s'effectue en trois parties :

— Détermination de la fonction de transfert de chaque élément constitutif du système, construction du schéma-bloc général puis réduction éventuelle de celui-ci. Le schéma-bloc est aussi appelé schéma fonctionnel.

— Etude de la stabilité du système et de la compensation associée.

— Etude des performances, c'est-à-dire précision en régime statique et dynamique.

Stabilité et précision sont indissociables.

4.2. FONCTIONS DE TRANSFERT ET SCHÉMA-BLOC DES PLL

4.2.1. FONCTION DE TRANSFERT DES ÉLÉMENTS SÉPARÉS

On définit la fonction de transfert de chaque élément si celle-ci n'est pas modifiée par l'élément qui suit ou qui précède. Pour les PLL, il existe le cas particulier du comparateur de phase numérique trois états (troisième état haute impédance) où la fonction de transfert est celle de l'ensemble comparateur-filtre passe-bas.

4.2.1.1. Comparateur de phase analogique

La fonction $u_0(\varphi)$ est en général une fonction sinusoïdale (voir chapitre 3). Elle est de la forme :

$$u_0 = V \sin \varphi \quad (\text{figure 4.2})$$




Figure 4.2.

et est linéaire autour du point zéro de repos. En prenant la tangente à cette fonction nous obtenons :

$$\frac{d}{d\varphi} u_0 = V \cos \varphi$$

et pour $\varphi \simeq 0$, $\cos \varphi \simeq 1$, il vient

$$\frac{\Delta u_0}{\Delta \varphi} = V = k_d$$

k_d représente la fonction de transfert du comparateur et s'exprime en volt par radian.

Dans l'exemple de la figure précédente, le point de repos est à zéro alors qu'en réalité il est à $\pm \pi/2$; la valeur de k_d n'en est pas modifiée.

4.2.1.2. Comparateur de phase numérique deux états

Il n'est pas influencé par le filtre passe-bas qui est en aval. La sortie est à variation linéaire en fonction du déphasage des deux signaux d'entrée. En prenant l'exemple de la figure 4.3, nous définissons facilement la fonction de transfert :

$$\frac{\Delta u_0}{\Delta \varphi} = \frac{V_{DD}}{\pi} = k_d \text{ en V/rad}$$




Figure 4.3.

4.2.1.3. Filtre passe-bas

Cet élément est défini par la même grandeur en entrée et en sortie. La fonction de transfert s'écrit :

F(p) en volt par volt

Nous avons rencontré trois formes de fonctions de transfert de filtres (pour ne citer que les principales) :

$$\text{— réseau RC, } F(p) = \frac{1}{1 + RCp}$$

$$\text{— réseau } R_1R_2C, F(p) = \frac{1 + R_2Cp}{1 + (R_1 + R_2) Cp}$$

$$\text{— filtre actif, } F(p) = \frac{1 + R_2Cp}{R_1 Cp}$$

4.2.1.4. Amplificateur

Un amplificateur peut être connecté entre le filtre passe-bas et le VCO afin d'augmenter le gain de boucle, ce qui a pour but d'améliorer les performances de la PLL. Sa fonction de transfert est :

A(p) en volt par volt,

elle correspond souvent à une constante.

4.2.1.5. Oscillateur contrôlé, VCO

Les oscillateurs contrôlés en tension et travaillant en basse fréquence sont en général linéaires (voir chapitre 3). A une variation de tension d'entrée Δu_0 correspond une variation de fréquence de sortie Δf_s .

$$k_0 = \frac{\Delta \omega_s}{\Delta u_0} = 2\pi \frac{\Delta f_s}{\Delta u_0} \text{ en rad/s/V.}$$

Le produit $k_0 k_D$ est donné en hertz, il est à la dimension d'une fréquence :

$$k_0 k_d = \frac{\text{rad}}{\text{s.V}} \cdot \frac{\text{V}}{\text{rad}} = \frac{1}{\text{s}} = \text{Hz.}$$

Nous avons vu que certains constructeurs de PLL fournissent parfois les courbes $\frac{\Delta f}{f_0}$ en fonction de Δu_0 . Ces courbes représentent la variation relative de la fréquence autour de la fréquence centrale f_0 , en fonction de la variation absolue de la tension Δu_0 .

$$\frac{\Delta f/f_0}{\Delta u_0} = \frac{\Delta f}{\Delta u_0} \cdot \frac{1}{f_0} = \frac{k'_0}{f_0} = \alpha$$

k'_0 est appelée la sensibilité du VCO.

On donne aussi la valeur de la linéarité de celui-ci en pour cent axés autour d'un point de repos et pour des valeurs de variations Δf et Δu_0 .

Pour les très hautes fréquences, les VCO à diodes Varicap conservent une bonne linéarité en travaillant autour du point de repos, ainsi que nous l'avons vu au chapitre 3 (figure 3.80).

4.2.1.6. Retour de boucle

Le retour de boucle est soit direct, soit par diviseur de fréquence. Il est sans dimension :

k_r en Hz/Hz ou en rad/s/rad/s.

4.2.2. FONCTION DE TRANSFERT DE L'ENSEMBLE COMPAREUR NUMÉRIQUE TROIS ÉTATS - FILTRE PASSIF

C'est l'exemple du comparateur 2 du circuit 4046 qui est un comparateur phase-fréquence. Celui-ci étant indissociable du filtre, la fonction de transfert de l'ensemble est définie par la relation :

$$\frac{\Delta u_0}{\Delta \varphi} \text{ ou } \frac{U_0(p)}{\varphi(p)}$$

Le principe de fonctionnement est donné au paragraphe 3.1.2.3. L'état haute impédance fait qu'il y a mémorisation de tension aux bornes du condensateur du filtre associé à chaque période du signal.

L'étude de la fonction de transfert est théoriquement compliquée car elle fait intervenir le concept « échantillonnage ». Un article de M. Gardner rassemble un maximum d'informations concernant cette étude¹.

Pour une variation $\Delta u_0 = V_{DD}$, nous avons une variation $\Delta \varphi = 4\pi$ (voir figure 3.44). Nous allons indiquer deux méthodes de calcul de la fonction de transfert, l'une très simplifiée qui est dans le domaine de la vulgarisation, l'autre beaucoup plus rigoureuse, et toutes les deux à partir de la figure 4.4.

1. Cf. Gardner F.M., « Charge-pump phase-lock loops », *IEEE Transactions on communications*, novembre 1980, vol. Com. 28, n° 11.




Figure 4.4.

4.2.2.1. Méthode de calcul simplifiée

Pour une variation positive du déphasage d'entrée, l'interrupteur T_1 est fermé puis ouvert (haute impédance), T_2 étant toujours ouvert. Ceci se traduit par l'apparition d'une tension u_0 dont la forme est donnée comme suit :

- pour le réseau RC, figure 4.5 ;
- pour le réseau R_1R_2C , figure 4.6.




Figure 4.5.




Figure 4.6.

La valeur moyenne de la variation de u_0 autour de $V_{DD}/2$ est définie par :

$$u_{0\text{moy}} = Z.i.\frac{\phi}{2\pi}$$

où i représente le courant dans R et Z lorsque T_1 est fermé, et $i \cdot \frac{\varphi}{2\pi}$, sa valeur moyenne sur la période. On remarquera dans cette relation la légèreté d'écriture.

Lorque l'interrupteur T_1 est fermé et en supposant $u_0 = V_{DD}/2$, nous avons :

$$i \simeq \frac{V_{DD}}{2R}$$

soit

$$u_{0\text{moy}} \simeq Z \frac{V_{DD}}{2R} \cdot \frac{\varphi}{2\pi}$$

Pour le réseau RC, ($Z = \frac{1}{C_p}$) il vient :

$$U_0(p) = \frac{V_{DD}}{4\pi} \cdot \frac{\varphi(p)}{RC_p} \quad \text{et} \quad \frac{U_0(p)}{\varphi(p)} = \frac{V_{DD}}{4\pi} \cdot \frac{1}{RC_p}$$

Pour le réseau R_1R_2C , ($Z = \frac{1 + R_2 C_p}{R_1 C_p}$) :

$$\frac{U_0(p)}{\varphi(p)} = \frac{V_{DD}}{4\pi} \cdot \frac{1 + R_2 C_p}{R_1 C_p}$$

Pour le réseau $R_1R_2C_1C_2$ (voir figure 3.53), on consultera l'article de M. Gardner précité.

4.2.2.2. Méthode de calcul rigoureuse

Nous travaillerons à partir des figures 4.4 et 4.7 en supposant que $V_{DD} - u_0$ est constante et égale à $V_{DD}/2$ (hypothèse précédente $u_0 \simeq V_{DD}/2$).

Pour le réseau RC, l'impédance Z représente celle d'un condensateur.




Figure 4.7.

L'expression du courant i est :

$$i = C \frac{du_0}{dt} = \frac{V_{DD} - u_0}{R} = \frac{V_{DD}}{R}$$

et

$$du_0 = \frac{V_{DD}}{2 RC} dt$$

soit

$$\Delta u_0 = \int_0^{\Delta t} \frac{V_{DD}}{2 RC} dt$$

il vient

$$\Delta u_0 = \frac{\Delta t}{T} \int_0^T \frac{V_{DD}}{2 RC} dt = \int_0^T \frac{\Delta t}{T} \cdot \frac{V_{DD}}{2 RC} \cdot dt$$

au bout de n périodes, c'est-à-dire $t = nT$,

$$u_0 = \sum_{j=0}^{j=n} \Delta v_j = \sum_{j=0}^{j=n} \int_0^T \frac{\Delta t}{T} \cdot \frac{V_{DD}}{2 RC} dt$$

$$u_0 = \int_0^{nT} \frac{\Delta t}{T} \cdot \frac{V_{DD}}{2 RC} dt = \frac{V_{DD}}{2 RC} \int_0^{nT} \frac{\varphi}{\omega T} dt$$

comme $T = 2\pi/\omega$,

$$u_0 = \frac{V_{DD}}{2 RC} \int_0^{nT} \frac{\varphi}{2\pi} dt = \frac{V_{DD}}{4 \pi RC} \int \varphi(t) dt$$

La transformée de Laplace de cette relation donne :

$$U_0(p) = \frac{V_{DD}}{4 \pi RC} \cdot \frac{\varphi(p)}{p}$$

soit

$$\frac{U_0(p)}{\varphi(p)} = \frac{V_{DD}}{4 \pi} \cdot \frac{1}{RCp}$$

Une démonstration identique pourrait être donnée pour le réseau $R_1 R_2 C$ soit :

$$\frac{U_0(p)}{\varphi(p)} = \frac{V_{DD}}{4 \pi} \cdot \frac{1 + R_2 Cp}{R_1 Cp}$$

4.2.3. SCHÉMA-BLOC D'ENSEMBLE

Nous allons établir le schéma-bloc d'une PLL pour un retour unitaire.

4.2.3.1. Relation pulsation-phase instantanée

Nous avons déjà vu cette relation, mais il est toujours utile de la rappeler. **La pulsation est la dérivée par rapport au temps de la phase instantanée :**

$$\omega = \frac{d \varphi(t)}{dt} \text{ et } \omega(p) = p \cdot \varphi(p).$$

4.2.3.2. Schéma-bloc en grandeurs phases

En considérant qu'il n'y a pas d'amplification additionnelle, le schéma-bloc de la PLL est celui de la figure 4.8. Le passage de ω_s à φ_s par le bloc $1/p$ n'a rien de matériel, c'est une transformation mathématique définie ci-dessus (paragraphe 4.2.3.1).




Figure 4.8.

4.2.3.3. Schéma-bloc en grandeurs pulsations

On passe de ω_e à φ_e et de ω_s à φ_s en multipliant par $1/p$ (figure 4.9). Le déplacement des blocs aboutit à la figure 4.10. On voit que le schéma-bloc des grandeurs pulsations est le même que celui des grandeurs phases.




Figure 4.9.




Figure 4.10.

4.2.3.4. Schéma-bloc en grandeurs fréquences

La pratique est telle que l'on raisonne plus en grandeurs fréquences qu'en grandeurs pulsations ou phases. Le passage de la fréquence à la pulsation se fait en utilisant le coefficient 2π . Il vient donc le schéma-bloc de la figure 4.11 puis, après déplacement des blocs, celui de la figure 4.12. Il est à remarquer que, quelle que soit la grandeur utilisée, phase — pulsation — fréquence, le schéma-bloc reste le même. La fonction de transfert sera commune.




Figure 4.11.




Figure 4.12.

4.2.4. FONCTION DE TRANSFERT DE LA CHAÎNE DIRECTE

Il faut considérer deux cas :

- avec comparateur « parfait », c'est-à-dire non influencé par le filtre passe-bas,
- avec comparateur trois états dont l'exemple typique est le comparateur 2 du circuit intégré 4046.

4.2.4.1. Fonction de transfert avec comparateur parfait

Elle représente le produit de la fonction de transfert de chaque bloc. Les figures 4.8, 4.10 et 4.12 nous donnent :

$$H_0(p) = \frac{k_d \cdot k_0 \cdot F(p) \cdot A(p)}{p}$$

C'est la fonction de transfert générale où $A(p) \neq 1$.

Les fonctions de transfert peuvent être très complexes à cause de la multitude de filtres utilisés. Nous nous limiterons aux trois filtres cités au chapitre 3, soit les réseaux RC et $R_1 R_2 C$ (figure 4.13), puis le réseau actif (figure 4.14). Une étude théorique plus complète se trouve dans les ouvrages cités en bibliographie.




Figure 4.13.

Filtre passif RC (figure 4.13 a) :

$$H_0(p) = \frac{k_d \cdot k_0 \cdot A(p)}{p(1 + \tau p)} \text{ avec } \tau = RC$$

Filtre passif $R_1 R_2 C$ (figure 4.13b) :

$$H_0(p) = \frac{k_d \cdot k_0 \cdot A(p) \cdot (1 + \tau_1 p)}{p(1 + \tau_2 p)} \quad \begin{array}{l} \text{avec } \tau_1 = R_2 C \\ \tau_2 = (R_1 + R_2) C \end{array}$$

Filtre actif (figure 4.14) :

$$H_0(p) = \frac{k_d \cdot k_0 \cdot A(p) \cdot (1 + \tau_2 p)}{\tau_1 p^2} \quad \begin{array}{l} \text{avec } \tau_1 = R_1 C \\ \tau_2 = R_2 C \end{array}$$




Figure 4.14.

4.2.4.2. Fonction de transfert avec comparateur trois états

Nous avons étudié les fonctions de transfert comparateur-filtre au paragraphe 4.22. Nous en déduisons celle de la chaîne directe.




Figure 4.15.

Avec filtre passif RC (figure 4.15 a) :

$$H_0(p) = \frac{k_d \cdot k_0 \cdot A(p)}{\tau p^2} \quad \text{avec } \tau = RC$$

Avec filtre passif R_1R_2C (figure 4.15 b) :

$$H_0(p) = \frac{k_d \cdot k_0 \cdot A(p) \cdot (1 + \tau_2 p)}{\tau_1 p^2} \quad \begin{array}{l} \text{avec } \tau_1 = R_1C \\ \tau_2 = R_2C \end{array}$$

4.2.5. FONCTION DE TRANSFERT DE LA BOUCLE

Elle a été définie par $H_0(p) \cdot B(p)$ où $B(p)$ représente la fonction de transfert de la chaîne de retour.

$$\text{Pour un retour unitaire : } B(p) = 1$$

$$H_0(p) \cdot B(p) = H_0(p)$$

$$\text{Pour un retour par diviseur de fréquence : } B(p) = k_r$$

$$H_0(p) \cdot B(p) = H_0(p) \cdot k_r \quad \text{avec } k_r < 1$$

4.2.6. EXEMPLE DE CALCUL DE FONCTION DE TRANSFERT

Une PLL intégrée 4046 est associée à un compteur 4040 suivant le schéma de la figure 4.16. A partir des données suivantes, nous pouvons établir la fonction de transfert de la boucle. Le comparateur de phase est le comparateur 1 à OU exclusif.

$$\text{Comparateur de phase : } 0 \leq \Delta\varphi \leq \pi \text{ pour } 0 \leq u_0 \leq V_{DD}$$

$$\text{soit } k_d = \frac{V_{DD}}{\pi} = \frac{10}{3,14} = 3,2 = k_d$$




Figure 4.16.

Filtre passe bas :
$$F(p) = \frac{1 + R_4 C_2 p}{1 + (R_4 + R_3) C_2 p}$$

VCO : $20 \text{ kHz} \leq f_s \leq 200 \text{ kHz}$ pour $0 \leq u_0 \leq V_{DD}$

soit 180 kHz pour $10V$, 18 kHz par volt $\frac{1,8 \cdot 10^4 \cdot 2\pi}{1}$

$$k_0 = 1,1 \cdot 10^5 \text{ rad/s/V} = k_0.$$

Diviseur de retour

$$k_r = \frac{1}{1024} = \frac{1}{2^{10}}$$

La fonction de transfert de la boucle devient :

$$H_0(p) \cdot B(p) = 3,2 \times \frac{1 + R_4 C_2 p}{1 + (R_4 + R_3) C_2 p} \times 1,1 \cdot 10^5 \times \frac{1}{1,024 \cdot 10^3} \times \frac{1}{p}$$

$$H_0(p) \cdot B(p) \simeq \frac{1 + R_4 C_2 p}{1 + (R_4 + R_3) C_2 p} \cdot \frac{320}{p}$$

4.3. STABILITÉ DES PLL

L'étude de la stabilité d'un système bouclé linéaire est fondamentale, car elle permet de déterminer le comportement de celui-ci en régime permanent et en régime transitoire. Nous allons rappeler les différentes méthodes d'étude de la stabilité d'un système, puis les appliquer aux PLL en indiquant éventuellement la manière de les compenser.

4.3.1. RAPPELS ÉLÉMENTAIRES CONCERNANT LA STABILITÉ D'UN SYSTÈME

4.3.1.1. Définition de la stabilité

Un système asservi linéaire est stable lorsque, écarté momentanément de sa position d'équilibre par une perturbation, il tend à y revenir lorsque celle-ci disparaît. Cette stabilité conditionnelle peut être étudiée de plusieurs manières. Nous en citons quelques-unes :

- Par le lieu de Nyquist de la fonction $\underline{H_0.B}$. Si ce lieu passe à gauche ou sur le point « -1 », il y a instabilité permanente.
- Par le signe des pôles de la fonction de transfert du système. Si l'un de ces pôles est positif, il y a divergence donc instabilité.
- Par les diagrammes de Bode de la fonction $\underline{H_0.B}$. Si $|\underline{H_0.B}| = 1$ et $\varphi(\underline{H_0.B}) \leq -\pi$, il y a instabilité.
- Par l'étude de la fonction de transfert du système. Si, dans la décomposition en forme canonique de \underline{H} , une seule fonction du second ordre présente un coefficient d'amortissement z nul ou négatif, il y a instabilité.

4.3.1.2. Conditions réelles d'un bon fonctionnement

Les conditions précitées ne sont valables que dans le domaine de la théorie et en régime établi. Un système asservi doit conserver ses performances en régime transitoire ce qui impose de nouvelles conditions que nous allons présenter par les deux méthodes d'études couramment rencontrées :

— **Etude des diagrammes de Bode de la fonction de transfert de la boucle.** Pour $|\underline{H_0.B}| = 1$, il faut une marge de phase φ_M minimale de 45° c'est-à-dire $\varphi(\underline{H_0.B}) \geq -135^\circ$. On n'oubliera pas la marge de gain de -10 dB pour $\varphi = -\pi$ qui est plus rarement utilisée en électronique.

— **Etude de la fonction de transfert du système** où les coefficients d'amortissement des fonctions du second ordre doivent être plus grands que ou égaux à $0,5$.

Rappelons qu'à une marge de phase de 45° correspond un coefficient d'amortissement z de $0,5$ et un dépassement de 20% pour une entrée en forme d'échelon.

4.3.2. APPLICATION AUX PLL

Le paragraphe 4.2.4 présente cinq fonctions de transfert de la chaîne directe dont deux sont identiques. Nous allons étudier la stabilité pour chacune de ces fonctions et pour un retour unitaire.

4.3.2.1. Stabilité pour $H_0(p) = \frac{k_d k_0 A}{p(1 + \tau p)}$

Cette fonction de transfert est celle d'une PLL possédant un comparateur de phase parfait et un filtre passe-bas constitué d'un réseau RC.

— **Etude par les diagrammes de Bode.** C'est l'étude de la fonction de transfert de la boucle $\underline{H_0.B}$ soit, pour un retour unitaire, $\underline{H_0}$. La figure 4.17 représente un système instable car la marge de phase ϕ_M est inférieure à 45° .




Figure 4.17.




Figure 4.18.

Ce système présenterait un dépassement supérieur à 20 % pour une entrée en forme d'échelon, voire même des oscillations amorties. La pulsation de cassure $1/\tau$ est liée au filtrage. Pour que le système soit stable, il faut que $\frac{1}{\tau} \geq k_d k_0 A$. La figure 4.18 correspond à un système stable où la marge de phase ϕ_M est égale à 45° . On remarquera que :

- on n'a pas intérêt à avoir un amplification A grande,
- il ne faut pas un filtrage trop rigoureux.

— **Etude de la fonction de transfert en boucle fermée.**

$$H(p) = \frac{H_0(p)}{1 + H_0(p)} = \frac{\omega_s(p)}{\omega_c(p)} = \frac{\varphi_s(p)}{\varphi_c(p)} = \frac{f_s(p)}{f_c(p)}$$

$$H(p) = \frac{\frac{k_d k_0 A}{p(1 + \tau p)}}{1 + \frac{k_d k_0 A}{p(1 + \tau p)}} = \frac{k_d k_0 A}{p(1 + \tau p) + k_d k_0 A}$$

$$H(p) = \frac{1}{1 + \frac{p}{k_d k_0 A} + \frac{\tau p^2}{k_d k_0 A}}$$

C'est une fonction de transfert du second ordre qui est identifiable à la fonction générale :

$$\frac{1}{1 + 2z \frac{p}{\omega_0} + \frac{p^2}{\omega_0^2}}$$

La pulsation propre ω_0 du système non amorti est

$$\omega_0 = \sqrt{\frac{k_d k_0 A}{\tau}}$$

Le coefficient d'amortissement z est

$$z = \frac{1}{2\sqrt{k_d k_0 A \tau}}$$

La PLL est d'autant plus stable que

- τ diminue,
- A diminue ($k_d k_0 A$ diminue).

On voit par ces résultats que le gros problème des PLL est lié au filtrage.

Il faut que celui-ci

- supprime efficacement les harmoniques issues du comparateur de phase,
- n'entraîne pas l'instabilité du système.

4.3.2.2. Stabilité pour $H_0(p) = \frac{k_d k_0 A (1 + \tau_1 p)}{p(1 + \tau_2 p)}$

C'est le cas de la fonction de transfert, pour un comparateur de phase « parfait » et un filtre passe-bas constitué d'un réseau $R_1 R_2 C$.

— Etude par les diagrammes de Bode de la boucle $\underline{H_0} \cdot \underline{B} = \underline{H_0}$ pour un retour unitaire :

La figure 4.19 représente un système instable, car la marge de phase est voisine de zéro. Une augmentation du coefficient $k_d k_0 A$ permet une translation verticale du diagramme module, augmentant la marge de phase.




Figure 4.19.




Figure 4.20.

La figure 4.20 concrétise ce qui précède, $\phi_M > 45^\circ$, le système est stable.

— Etude de la fonction de transfert en boucle fermée :

$$H(p) = \frac{H_0(p)}{1 + H_0(p)} = \frac{\frac{k_d k_0 A (1 + \tau_1 p)}{p (1 + \tau_2 p)}}{1 + \frac{k_d k_0 A (1 + \tau_1 p)}{p (1 + \tau_2 p)}}$$

soit :

$$H(p) = \frac{1 + \tau_1 p}{1 + \left(\tau_1 + \frac{1}{k_d k_0 A} \right) p + \frac{\tau_2}{k_d k_0 A} \cdot p^2}$$

Cette fonction de transfert est du second ordre. On en déduit :

— la pulsation propre ω_0 du système non amorti :

$$\omega_0 = \sqrt{\frac{k_d k_0 A}{\tau_2}}$$

— le coefficient d'amortissement z

$$z = \frac{1}{2} \sqrt{\frac{k_d k_0 A}{\tau_2}} \cdot \left(\frac{1}{k_d k_0 A} + \tau_1 \right)$$

La PLL est d'autant plus stable que :

- $k_d k_0 A$ augmente,
- τ_1 augmente,
- τ_2 diminue.

4.2.3.2. Stabilité pour $H_0(p) = \frac{k_d k_0 A}{\tau p^2}$

C'est le cas de la fonction de transfert pour un comparateur de phase « trois états » (comparateur 2 du circuit 4046) et un filtre passe-bas constitué d'un réseau RC

— **Etude par les diagrammes de Bode de la boucle $H_0.B = H_0$:**

Cette fonction de la forme $\frac{K}{p^2}$ se représenterait par une droite de pente de -40 dB par décade pour un déphasage permanent de $-\pi$. Quelle que soit la variation des paramètres de la boucle, la marge de phase est toujours nulle. Le système est instable.

— **Etude par la fonction de transfert en boucle fermée :**

$$H(p) = \frac{H_0(p)}{1 + H_0(p)} = \frac{\frac{k_d k_0 A}{\tau p^2}}{1 + \frac{k_d k_0 A}{\tau p^2}}$$

soit

$$H(p) = \frac{1}{1 + \frac{\tau}{k_d k_0 A} p^2}$$

Cette fonction du second ordre présente un coefficient d'amortissement z égal à zéro. Le système est un magnifique oscillateur. Pour limiter l'instabilité, il faudrait que l'amplificateur $A(p)$ ne soit pas à gain constant mais présente un terme en p au numérateur (correcteur dérivée).

4.3.2.4. Stabilité pour $H_0(p) = \frac{k_d k_0 A (1 + \tau_2 p)}{\tau_1 p^2}$

C'est le cas de la fonction de transfert pour un comparateur de phase « trois états » et un filtre passe-bas constitué d'un réseau $R_1 R_2 C$ ou d'un comparateur de phase « parfait » associé à un filtre actif.

— Etude par les diagrammes de Bode de la boucle. $\underline{H}_0 \underline{B} = \underline{H}_0$:

Comme précédemment, nous représentons deux cas :

— figure 4.21, le système est instable, car la marge de phase est inférieure à 45° ,

— figure 4.22, le système est stable, $\phi_M > 45^\circ$.




Figure 4.21.




Figure 4.22.

— Etude par la fonction de transfert en boucle fermée :

$$H(p) = \frac{H_0(p)}{1 + H_0(p)} = \frac{\frac{k_d k_0 A (1 + \tau_2 p)}{\tau_1 p^2}}{1 + \frac{k_d k_0 A (1 + \tau_2 p)}{\tau_1 p^2}}$$

soit :

$$H(p) = \frac{1 + \tau_2 p}{1 + \tau_2 p + \frac{\tau_1}{k_d k_0 A} p^2}$$

C'est encore une fonction de transfert du second ordre. La pulsation propre ω_0 du système non amorti est :

$$\omega_0 = \sqrt{\frac{k_d k_0 A}{\tau_1}}$$

Le coefficient d'amortissement z est

$$z = \frac{1}{2} \sqrt{\frac{k_d k_0 A \tau_2}{\tau_1}}$$

La PLL est d'autant plus stable que

- $k_d k_0 A$ augmente,
- τ_2 augmente,
- τ_1 diminue.

Remarques

Toutes les fonctions de transfert $H_0(p)$ rencontrées présentent au dénominateur un terme en p^2 à cause du filtre passe-bas et de l'intégration $1/p$. Il en résulte que la fonction de transfert globale $H(p)$ est du **second ordre**. On trouve dans la littérature des fonctions $H(p)$ du premier ordre et du troisième ordre.

La fonction de transfert $H(p)$ du premier ordre est celle d'une PLL n'utilisant pas de filtre passe-bas. Elle serait toujours stable mais pratiquement pas utilisée à cause des harmoniques de la tension $u(t)$.

La fonction de transfert du troisième ordre est celle d'une PLL utilisant un filtre du second ordre que nous n'étudierons pas, ou d'un cas spécial qui est l'asservissement en vitesse d'un moteur présenté aux chapitres 5 et 7.

4.4. PRÉCISION DES PLL

4.4.1. RAPPELS CONCERNANT LA PRÉCISION D'UN SYSTÈME BOUCLÉ

Un système est asservi (ou bouclé) parce que l'on souhaite toujours obtenir le maximum de précision à sa sortie, comparée à la consigne appliquée à son entrée...

4.4.1.1. Calcul de l'erreur relative

Il est plus facile de calculer l'erreur relative pour un système bouclé à retour unitaire. A partir de la figure 4.23, nous obtenons :

$$\varepsilon(p) = E(p) - S(p) = E(p) - H_0(p) \cdot \varepsilon(p)$$

soit :

$$\varepsilon(p) [1 + H_0(p)] = E(p)$$

Enfin :

$$\varepsilon(p) = \frac{E(p)}{1 + H_0(p)}$$




Figure 4.23.

L'erreur d'un système dépend

- du type de l'entrée $E(p)$ donc $e(t)$
- de la fonction de transfert du système $H_0(p)$ ou $H_0(p).B(p)$.

Les entrées typiques considérées sont en général l'impulsion, l'échelon, la rampe, l'accélération et le régime harmonique. Mis à part ce dernier qui est un régime linéaire, nous ne calculerons que l'erreur de « position » et de « vitesse ».

4.4.1.2. Erreur de position

La transformée de Laplace de l'entrée est $E(p) = \frac{a}{p}$ où a représente l'amplitude de la variation de l'entrée.

Ainsi,

$$\varepsilon(p) = \frac{a/p}{1 + H_0(p)}$$

et, par définition, l'erreur relative $\varepsilon(t)$ de la sortie devient :

$$\varepsilon(t) \text{ pour } t \rightarrow \infty = p\varepsilon(p) \text{ pour } p \rightarrow 0$$

C'est l'application du théorème de la valeur finale.

4.4.1.3. Erreur de vitesse ou de traînage

La transformée de Laplace de l'entrée est $\frac{a}{p^2}$ où a représente la pente de $e(t)$.

Ainsi,

$$\varepsilon(p) = \frac{a/p^2}{1 + H_0(p)}$$

Comme précédemment, l'erreur de traînage est définie à partir du théorème de la valeur finale :

$$\varepsilon(t) \text{ pour } t \rightarrow \infty = p\varepsilon(p) \text{ pour } p \rightarrow 0.$$

4.4.1.4. Intégrations et classes de fonctionnement

$$\text{Si } H_0(p) = \frac{K(1 + ap + bp^2 + \dots)}{1(1 + a'p + b'p^2 + \dots)}, \quad K = \text{gain statique}$$

on dit qu'il n'a pas d'intégration. Le système est de classe 0 ; il y a **une erreur de position** et **une erreur de traînage** de valeurs $\simeq 1/K$.

$$\text{Si } H_0(p) = \frac{K(1 + ap + bp^2 + \dots)}{P(1 + a'p + b'p^2 + \dots)}$$

il y a une intégration. Le système est de classe 1.

L'**erreur de position est nulle** mais il y a **une erreur de traînage** de valeur $\simeq 1/K$.

$$\text{Si } H_0(p) = \frac{K(1 + ap + bp^2 + \dots)}{p^2(1 + a'p + b'p^2 + \dots)}$$

il y a une double intégration. Le système est de classe 2. Il n'y a **pas d'erreur de position ni de traînage**.

4.4.2. APPLICATION AUX PLL

4.4.2.1. Définition physique des entrées

La figure 4.24 représente les graphes des variations de fréquence pour les entrées position et rampe.




Figure 4.24.

— **Entrée échelon.** On part d'une fréquence d'entrée f_e que l'on prend a priori égale à la fréquence centrale f_0 du VCO. Au temps $t = 0^+$, on fait varier instantanément cette fréquence d'entrée d'une valeur $\Delta f_e = a$ et on la maintient à cette nouvelle valeur $f_0 + \Delta f_e$, qui doit rester dans la plage de verrouillage. Comme f_0 représente l'origine des fréquences, la transformée de Laplace de l'entrée $f_e(t)$ est $\frac{a}{p}$.

— **Entrée rampe ou vitesse constante.** A partir d'une fréquence $f_e = f_0$, on fait varier linéairement cette fréquence en forme de rampe soit $\frac{\Delta f_e}{\Delta t} = a$, en restant toujours dans la plage de verrouillage. La transformée de Laplace de cette entrée $f_e(t) = at$ est $\frac{a}{p^2}$.

4.4.2.2. Erreur à la sortie d'un PLL

Nous avons retenu trois fonctions de transfert de boucle $H_0(p).B(p) = H_0(p)$ correspondant à un fonctionnement stable :

$$\frac{K}{p(1 + \tau p)}, \quad \frac{K(1 + \tau_1 p)}{p(1 + \tau_2 p)}, \quad \frac{K(1 + \tau_2 p)}{p^2}$$

Les fonctions de transfert présentent une intégration (classe 1) ou deux intégrations (classe 2) :

— Système de classe 1 (une intégration)

L'erreur de position (échelon d'entrée) est définie à partir de la relation $p \varepsilon(p)$ vue au paragraphe 4.4.1.1. En prenant la première fonction de transfert ci-dessus il vient :

$$p \varepsilon(p) = \frac{p \cdot \frac{a}{p}}{1 + \frac{K}{p(1 + \tau p)}}$$

Pour p tendant vers zéro, $p \varepsilon(p)$ tend vers zéro. Au temps $t = \infty$, l'erreur de position est nulle, ce qui, concrètement, veut dire que la fréquence de la sortie est égale à celle de l'entrée. En régime transitoire, l'erreur est différente de zéro et dépend de la valeur du coefficient d'amortissement z de la fonction de transfert $H_0(p)$. Les différentes réponses des systèmes sont graphiquement indiquées à la fin du chapitre 4.

L'erreur de traînage (rampe d'entrée) est définie à partir de la relation :

$$p \varepsilon(p) = \frac{p \cdot \frac{a}{p^2}}{1 + \frac{K}{p(1 + \tau p)}}$$

Pour p tendant vers zéro, $p\varepsilon(p)$ tend vers $\frac{a}{K}$. Au temps $t = \infty$ l'erreur de traînage est a/K , ce qui concrètement veut dire que la fréquence de sortie n'est jamais égale à celle de l'entrée. L'erreur diminue si K augmente.

$f_s - f_e = \frac{a}{K}$ (erreur concrétisée, par exemple, par le phénomène de pleurage).

— **Système de classe 2 (double intégration)**

Erreur de position

$$p \varepsilon(p) = \frac{p \cdot \frac{a}{p}}{1 + \frac{K(1 + \tau_2 p)}{p^2}}$$

Pour p tendant vers zéro, $p \varepsilon(p)$ tend vers zéro comme pour le système de classe 1, l'erreur de position est nulle, $f_s = F_e$ au temps $t = \infty$.

Erreur de traînage

$$p \varepsilon(p) = \frac{p \cdot \frac{a}{p^2}}{\frac{1 + K(1 + \tau_2 p)}{p^2}}$$

Pour p tendant vers zéro, $p \varepsilon(p)$ tend vers zéro. L'erreur de traînage est nulle, $f_s = f_0$ au temps $t = \infty$.

— **Conclusion élémentaire :**

Un critère de choix du système peut être le suivant :

— Pour un fonctionnement à fréquence d'entrée fixe, on prendra le système de classe 1 car l'erreur de position est nulle.

— Pour un fonctionnement à fréquence d'entrée variable, on prendra un système de classe 2 car l'erreur de traînage est nulle. Et ceci pour le critère précision.

4.5. DÉTERMINATION DES PARAMÈTRES D'UNE PLL ET INFLUENCE DU BRUIT

Les paramètres fondamentaux d'une PLL sont la plage de verrouillage ($2f_L$) et la plage de capture ($2f_C$). Ces plages sont positionnées par rapport à la fréquence centrale f_0 (figure 4.25).




Figure 4.25.

4.5.1. PLAGE DE VERROUILLAGE ($2f_L$)

4.5.1.1. Régime statique

La plage de verrouillage en régime statique est celle que nous avons définie au chapitre 2. Elle correspond aux limites technologiques des éléments suivants :

- saturation du comparateur de phase,
- saturation des amplificateurs,
- limite en fréquence du VCO.

Donnons un exemple pour le comparateur 1 du circuit 4046. Si le signal d'entrée présente un rapport cyclique :

- $\eta = 0,5$, à la sortie du filtre la tension u_0 évolue entre 0 et V_{DD} ($V_{SS} = 0$),
- $0 < \eta < 0,5$, u_0 évolue entre $V_{DD} (0,5 - \eta)$ et $V_{DD} (0,5 + \eta)$.

4.5.1.2. Régime dynamique

On définit le déphasage des deux signaux d'entrée du comparateur en appliquant un échelon de fréquence. La valeur du déphasage est limitée à celle du comparateur. La figure 4.26 nous permet de définir ce déphasage en fonction de la pulsation d'entrée ω_c . La fonction de transfert




Figure 4.26.

$H'(p) = \frac{\Delta\varphi(p)}{\omega_e(p)}$ est du deuxième ordre à cause de $F(p)$, fonction de transfert du filtre passe bas.

$$H'(p) = \frac{1/p}{1 + \frac{k_d k_0 A F(p)}{p}} = \frac{1}{p + k_d k_0 A F(p)}$$

Il faut considérer deux cas, en fonction du coefficient d'amortissement z :

— $z > 0,7$, il n'y a pas de dépassement à la réponse à un échelon. On calcule la limite au temps infini.

— $z < 0,7$, il y a oscillation amortie. Il faut alors tenir compte du premier dépassement.

— **Réponse sans dépassement** ($z > 0,7$) :

En supposant un échelon de fréquence Δf_e donc un échelon de pulsation $\Delta\omega_e = 2 \pi \Delta f_e$, nous avons :

$$\Delta\varphi(p) = H'(p) \cdot \omega_e(p) = \frac{1}{p + k_d k_0 A F(p)} \cdot \frac{2 \pi \Delta f_e}{p}$$

Le théorème de la valeur finale nous donne la limite de $\Delta\varphi(t)$ au temps $t = \infty$; c'est la limite de $p \varphi(p)$ lorsque p tend vers zéro :

$$\Delta \varphi(\infty) = \frac{2 \pi \Delta f_e}{k_d k_0 A F(0)}$$

Exemple 1 : comparateur 1 du circuit 4046 avec réseau RC. La fonction de transfert du filtre est $F(p) = \frac{1}{1 + \tau p}$, pour $p = 0$ nous avons $F(0) = 1$.

Ainsi,

$$\Delta\varphi = \frac{2 \pi f_e}{k_d k_0 A}$$

Ce comparateur présente une excursion totale de π (voir chapitre 3 figure 3.31), soit $\pi/2$ de part et d'autre de l'équilibre. La relation précédente nous fournit la valeur de la demi-plage de verrouillage f_L :

$$\frac{\pi}{2} = \frac{2 \pi f_L}{k_d k_0 A} \text{ soit } f_L = \frac{1}{4} k_d k_0 A$$

Si on utilise le réseau à retard de phase R_1R_2C , on trouve la même valeur f_L que précédemment.

L'erreur de phase en régime permanent est $\Delta \varphi = \frac{2 \pi f_e}{k_d k_0 A}$ avec f_e de part et d'autre de la fréquence centrale f_0 .

Exemple 2 : Comparateur 2 du circuit 4046 avec réseau R_1R_2C . La fonction de transfert de l'ensemble comparateur-filtre est $F(p) = \frac{1 + \tau_2 p}{\tau_1 p}$. Pour p tendant vers zéro, $F(0)$ tend vers l'infini donc $\Delta \varphi = 0$.

L'erreur de phase est nulle, le système travaille toujours autour du point de repos. La plage de verrouillage correspond aux limites en fréquence du VCO :

$$2 f_L = 2 f_s.$$

— Réponse avec dépassement ($z < 0,7$) :

La plage de verrouillage, dans ce cas, est calculée en tenant compte du premier dépassement de la réponse à un échelon de fréquence Δf_e appliqué à l'entrée de la PLL (figure 4.27). La plage de verrouillage est diminuée de la valeur du dépassement D .

$$f_L \text{ dynamique} = f_L \text{ statique} - D.$$




Figure 4.27.

Le calcul du dépassement D s'effectue à partir de la fonction de transfert en boucle fermée $\frac{\Delta \varphi(p)}{\omega_e(p)}$.

Exemple 1 : Comparateur 1 du circuit 4046 avec réseau RC.

$$\frac{\Delta \varphi(p)}{\omega_e(p)} = \frac{1/p}{1 + \frac{k_d k_0 A}{p(1 + \tau p)}} = \frac{1}{1 + \frac{p}{k_d k_0 A} + \frac{\tau}{k_d k_0 A} p^2} \cdot \frac{1 + \tau p}{k_d k_0 A}$$

Le dénominateur de cette fonction est du deuxième ordre. Il est aisé de déterminer ω_0 puis z puis D .

Exemple 2 : Comparateur 2 du circuit 4046 avec réseau $R_1 R_2 C$.

$$\frac{\Delta \varphi(p)}{\omega_e(p)} = \frac{1/p}{1 + k_d k_0 A \frac{(1 + \tau_2 p)}{\tau_1 p}} = \frac{1}{1 + \tau_2 p + \frac{\tau_1}{k_d k_0 A} p^2} \cdot \frac{\tau_1 p}{k_d k_0 A}$$

C'est encore une fonction du second ordre, il faut en extraire ω_0 puis z puis D .

Remarque : Le calcul de la plage de verrouillage en régime dynamique (2 f_L) est fondamental à effectuer dans tous les cas où l'entrée varie instantanément. C'est par exemple le cas en démodulation FSK (voir chapitre 5).

4.5.2. PLAGES DE CAPTURE (2 f_C)

La plage de capture est symétrique par rapport à la fréquence centrale f_0 . La capture ou l'accrochage s'effectue sur un ou plusieurs battements : c'est un phénomène non linéaire (voir chapitre 2, section 1).

Nous avons vu que, lorsque l'écart de pulsations $\omega_e - \omega_s$ est important, la PLL ne peut être verrouillée car la fréquence de battement à la sortie du comparateur de phases est atténuée par le filtre passe-bas. Celui-ci fournit alors une tension u_0 centrale, donc $\omega_s = \omega_0$ ($\omega_0 = 2 \pi f_0$). Lorsque la pulsation de battements $\omega_e - \omega_s$ diminue, elle se trouve de moins en moins atténuée à la sortie du filtre. L'amplitude de ces battements augmente jusqu'à atteindre sa valeur maximale u_{\max} , correspondant à la valeur de l'alimentation. A partir du schéma-bloc de la figure 4.28, on définit (boucle non verrouillée) la limite $\omega_s = \omega_c$ par la relation :

$$\omega_c = u_{\max} \cdot |F| \cdot k_0$$

où $|F|$ représente le module de la fonction de transfert du filtre.




Figure 4.28.

— Exemple 1 : Comparateur 1 du circuit 4046 avec réseau RC.

$$\underline{F} = \frac{1}{1 + j \omega_C \cdot \tau} \quad \text{avec } \tau = RC$$

et

$$u_{\max} \cdot \frac{1}{\sqrt{1 + \omega_C^2 \cdot \tau^2}} \cdot k_0 = \omega_C$$

En prenant $u_{\max} = V_{DD}/2$ et $\omega_C^2 \tau^2 \gg 1$ ($\omega_C \simeq \omega_0$),

nous obtenons

$$\omega_C = \frac{V_{DD}}{2} \cdot \frac{1}{\omega_C \cdot \tau} \cdot k_0$$

et

$$\omega_C = \sqrt{\frac{k_0 V_{DD}}{2\tau}}$$

Comme $k_0 = \frac{\omega_s}{u_0} = \frac{\omega_0}{V_{DD}/2}$,

il vient

$$\omega_0 = k_0 \cdot \frac{V_{DD}}{2} = 2 \pi f_0.$$

Enfin, $\omega_C = \sqrt{\frac{2 \pi f_0}{\tau}}$ ou $f_C = \frac{1}{2 \pi} \sqrt{\frac{2 \pi f_0}{\tau}}$

Or la plage de verrouillage statique a été définie par

$$\omega_L = k_d k_0 \Delta \varphi_{\max}$$

avec $k_0 = \frac{\omega_0}{V_{DD}/2} = \frac{4 \pi f_0}{V_{DD}}$, $k_d = \frac{V_{DD}}{\pi}$ et $\Delta \varphi_{\max} = \frac{\pi}{2}$,

donc $\omega_L = 2 \pi f_L = 2 \pi f_0$,

soit $f_L = f_0$.

La relation entre les deux plages f_C et f_L devient

$$f_C = \frac{1}{2 \pi} \sqrt{\frac{2 \pi f_L}{RC}},$$

elle est indiquée par le constructeur.

— **Exemple 2 : Comparateur 2 du circuit 4046 avec réseau R_1R_2C .** L'erreur de phase étant nulle, nous avons $f_C = f_L$. Ceci montre que **les deux plages de verrouillage et de capture sont égales pour un système à double intégration.**

4.5.3. COMPORTEMENT D'UNE PLL EN PRÉSENCE DE BRUIT

Cette étude complexe est décrite par Floyd M. Garner et Alain Blanchard, cités en référence bibliographique de cet ouvrage. Il n'est pas possible de faire une approche physique concrète de l'influence du bruit, seules les mathématiques sont utilisables.

On considère pour cette étude, un signal d'entrée :

$$e(t) = E \sin \omega t + n(t)$$

où $n(t)$ est la fonction bruit. L'origine de ce bruit peut être :

- bruit des circuits d'un émetteur radioélectrique,
- bruits atmosphériques,
- bruits d'antenne et de circuits d'entrée de récepteur, etc.

On montre que la demi-bande passante du bruit est donnée par la formule

$$B_L = \frac{1}{2\pi} \int_0^{\infty} |H(j\omega)|^2 d\omega$$

où $H(j\omega)$ représente la fonction de transfert en boucle fermée de la PLL avec B_L exprimée en hertz. Pour une PLL de fonction de transfert

$$H_0(p) = \frac{k_d k_0 A (1 + \tau_2 p)}{\tau_1 p^2} \text{ et } H(p) = \frac{1 + \tau_2 p}{1 + \tau_2 p + \frac{\tau_1}{k_d k_0 A} p^2}$$

correspondant au comparateur 2 du circuit 4046 associé au réseau R_1R_2C ou au comparateur parfait associé au filtre actif, nous trouvons :

$$B_L = \frac{\omega_0}{2} \left(z + \frac{1}{4z} \right)$$

Cette fonction est représentée sur la figure 4.29 à partir des quelques valeurs suivantes :

$z = 0,25$	$B_L/\omega_0 = 0,625$
$z = 0,5$	$B_L/\omega_0 = 0,5$
$z = 0,7$	$B_L/\omega_0 = 0,53$
$z = 1$	$B_L/\omega_0 = 0,625$




Figure 4.29.

Pour un aspect pratique, on peut dire que la boucle verrouillée présente une bande passante de $2 B_L$ centrée sur la fréquence f_0 vis-à-vis du bruit présent avec le signal.

4.6. DIAGRAMMES RÉELS DES RÉPONSES DES PLL

Nous avons vu que la fonction de transfert en boucle fermée des PLL est associée au filtre passe-bas utilisé. Deux fonctions classiques du second ordre ressortent :

$$H_1(p) = \frac{1}{1 + 2z \frac{p}{\omega_0} + \frac{p^2}{\omega_0^2}} \quad \text{et} \quad H_2(p) = \frac{1 + \frac{p}{\omega_1}}{1 + 2z \frac{p}{\omega_0} + \frac{p^2}{\omega_0^2}}$$

Nous donnons les diagrammes réels des réponses pour deux entrées typiques :

- réponse à un échelon (réponse indicielle),
- réponse harmonique (régime sinusoïdal) et pour différentes valeurs du coefficient d'amortissement.

4.6.1. FONCTION DE TRANSFERT : $H_1(p)$

- Réponse à un échelon (figure 4.30).
- Réponse harmonique : module (figure 4.31) et argument (figure 4.32).




Figure 4.30.




Figure 4.32.




Figure 4.31.




Figure 4.33.

4.6.2. FONCTION DE TRANSFERT : $H_2(p)$

- Réponse à un échelon (figure 4.33).
- Réponse harmonique : module (figure 4.34) et argument (figure 4.35).




Figure 4.34.




Figure 4.35.

CHAPITRE 5

Applications des PLL

La boucle à asservissement de phase permet une multitude d'applications. Certains auteurs d'articles de revues disaient dans les années 70 que, grâce à l'avènement du circuit intégré, le domaine d'application de ce nouveau « composant » pouvait être aussi étendu que celui de l'amplificateur opérationnel. Cela est en partie vrai, et nous allons essayer dans ce chapitre d'en faire une présentation la plus complète possible.

La liste des applications qui va suivre est une synthèse de différents cours, articles issus de revues spécialisées et notices de fabricants de composants. Les circuits intégrés utilisés sont, pour la plupart, présentés dans le dernier chapitre.

5.1. DÉMODULATION D'AMPLITUDE (AM)

Ainsi que nous l'avons dit au début de l'ouvrage, cette application des PLL est apparue en 1932. La démodulation d'amplitude est obtenue, en général, par détection d'enveloppe du signal reçu, si celui-ci a un niveau suffisant. Dans le cas où ce niveau est trop faible, le signal se trouve noyé dans le bruit, rendant inutilisable ce principe de détection. On a alors recours à la détection synchrone encore appelée synchrodyne (par opposition au terme hétérodyne qui veut dire fréquences différentes) ou détection cohérente.

Rappelons qu'un signal sinusoïdal basse fréquence $U \cos \omega t$ module en amplitude un signal porteur haute fréquence $E \cos \Omega t$ fournissant ainsi une résultante :

$E (1 + m \cos \omega t) \cos \Omega t$
ou $E m \cos \omega t \cos \Omega t$

porteuse non supprimée,
porteuse supprimée.

Si ce signal modulé en amplitude est « bruité » par un signal $B(t)$, nous obtenons :

$$E (1 + m \cos \omega t) \cos \Omega t + B(t)$$

ou $E m \cos \omega t \cos \Omega t + B(t)$.

Ces deux signaux à porteuse supprimée ou non peuvent s'écrire :

$$E \cos \Omega t + \frac{m E}{2} \cos (\Omega + \omega) t + \frac{m E}{2} \cos (\Omega - \omega) t + B(t)$$

ou

$$\frac{m E}{2} \cos (\Omega + \omega) t + \frac{m E}{2} \cos (\Omega - \omega) t + B(t)$$

Le principe de la détection cohérente consiste à multiplier le signal reçu par un signal de référence de même pulsation que celle de la porteuse. Deux cas vont se présenter :

- détection pour signal avec porteuse (ou porteuse réduite)
- détection pour signal sans porteuse.

5.1.1. DÉMODULATION D'AMPLITUDE POUR SIGNAL AVEC PORTEUSE

5.1.1.1. Principe (figure 5.1)




Figure 5.1.

La sortie s_1 du multiplieur correspond à :

$$[E (1 + m \cos \omega t) \cos \Omega t + B(t)]. E' \cos \Omega t$$

où $E' \cos \Omega t$ représente le signal de référence. Le filtre passe-bas fournit les composantes basses fréquences

$$s_2 = \frac{E E'}{2} + \frac{E E'}{2} \cos \omega t$$

Ce principe ne peut être valable que si le signal de référence est synchrone avec la porteuse $E \cos \Omega t$. La meilleure méthode permettant d'obtenir ce

signal consiste à utiliser une PLL dont le VCO est centré sur la fréquence porteuse d'émission. Le signal incident modulé et bruité est appliqué à l'entrée de cette PLL (figure 5.2) qui voit une multitude de fréquences (dont la porteuse) et se verrouille sur celle-ci. En général, les caractéristiques des comparateurs de phases sont telles qu'un déphasage de $\pm \pi/2$ apparaît entre les signaux d'entrée et de sortie de la PLL. Il est donc nécessaire de corriger cette erreur en ajoutant un circuit déphaseur de $\pm \pi/2$. Un exercice sur la démodulation cohérente est traité au chapitre 8.




Figure 5.2.

Quelques remarques :

Ce principe de détection synchrone par PLL améliore le rapport signal sur bruit.

On peut effectuer une démodulation AM correcte lorsqu'il y a surmodulation (cette surmodulation est de fait pour une porteuse réduite).

5.1.1.2. Application pratique

La figure 5.3 nous indique le montage d'une détection AM synchrone utilisant un circuit intégré 561. C'est un récepteur AM complet auquel il suffit d'ajouter à son entrée un amplificateur à gain variable en fonction du niveau du signal reçu. Les conditions de fonctionnement sont :

- fréquence du signal d'entrée de 550 kHz à 1,6 MHz,
- $C_y = 135 \text{ pF}$, $R_y = 3\,000 \text{ } \Omega$, $C_0 = \frac{300 \text{ pf}}{f_p}$, f_p en MHz,
- C_B et $C_C = 100 \text{ nF}$

f_p représente la fréquence de la porteuse.




Figure 5.3.

5.1.2. DÉMODULATION D'AMPLITUDE POUR SIGNAL SANS PORTEUSE

Lorsque la porteuse est supprimée, la boucle normale n'est pas suffisante. Trois principes de démodulation peuvent être rencontrés :

- Utilisation d'une boucle quadratique créant un signal de fréquence $2F = \frac{\Omega}{\pi}$, synchrone de la porteuse d'émission. Un oscillateur de fréquence F est asservi en phase grâce à son harmonique.

- Utilisation d'une boucle de Costas (figure 5.4) qui utilise deux détections synchrones en quadrature. Les bruits transmis par chaque voie étant indépendants, ceci permet de bonnes conditions d'asservissement en phase de la boucle. Nous avons pris volontairement, dans ce cas, un signal d'entrée de la forme

$$E_m \cos \omega t \cdot \sin \Omega t = e(t) \cdot \sin \Omega t$$

où Ω représente la pulsation de la porteuse et $e(t)$ le signal modulant basse fréquence.

- Utilisation d'un synthétiseur de fréquence ultrastable fournissant une référence de fréquence égale à celle de la porteuse (voir chapitre 6).




Figure 5.4.

5.2. DÉMODULATION FRÉQUENCE-PHASE

Le schéma de principe de la figure 5.5 est utilisable pour de nombreuses applications. Dans ce paragraphe, nous traitons les démodulations FM, FSK et IRIG.




Figure 5.5.

5.2.1. DÉMODULATION FM (Frequency Modulation)

5.2.1.1. Présentation

Un signal modulé en fréquence se met sous la forme

$$e(t) = E \cos [\Omega t + f(t)].$$

La fréquence instantanée est

$$f = F + f' \text{ avec } F = \frac{\Omega}{2\pi}$$

Le signal reçu présente une excursion de fréquence. La démodulation s'effectue de deux manières différentes :

— **Démodulation par discriminateurs** (Travis, Foster-Seeley). Un circuit accordé à sa fréquence centrale est légèrement décalé par rapport à la fréquence porteuse. Dans ces conditions, l'excursion de fréquence se traduit par une variation d'amplitude, et alors on procède à une détection d'enveloppe.

— **Démodulation par PLL**. La fréquence du VCO de la PLL est identique à celle de la porteuse. Si la fréquence du signal incident, à démoduler, reste dans la gamme de capture donc de verrouillage de la PLL, le VCO travaille à une fréquence identique à celle de l'entrée. Comme celle-ci varie, cela se traduit par une variation de tension commandant le VCO et de forme

$$u_0(t) = K + K' f(t)$$

Le terme constant K correspond à une compensation éventuelle de l'écart des fréquences porteuse F et centrale du VCO, f_0 . La fonction $K' f(t)$ est celle qui nous intéresse car elle représente le signal basse fréquence démodulé.

Remarques :

La distorsion du signal est d'autant plus faible que le VCO est linéaire.

Le filtre passe-bas doit laisser passer le signal $f(t)$.

La gamme de verrouillage doit correspondre à la largeur de bande de la modulation de fréquence.

La figure 5.6 représente en temporel les graphes des signaux d'entrée $e(t)$ et de sortie $u_0(t)$, pour cette démodulation FM.

5.2.1.2. Compression de fréquence

La figure 5.7 représente un autre montage permettant de démoduler un signal FM. La différence avec une PLL classique est que le filtre passe-bas est remplacé par un filtre passe-bande suivi d'un discriminateur, celui-ci pilote le VCO. On montre que, si le gain de boucle est important, la variation de phase est réduite, ce qui diminue la bande passante du signal à l'entrée du discriminateur. On peut ainsi comprimer la bande passante d'une modulation FM en bande étroite.

5.2.1.3. Applications à la démodulation FM

Les applications qui suivent sont extraites de quelques notices constructeurs.




Figure 5.6.




Figure 5.7.

— **Circuit intégré 560** (Signetics et National Semiconductor). La figure 5.8 représente un circuit de démodulation FM utilisant un circuit intégré 560 B. La fréquence maximale de fonctionnement est de 30 MHz. Ce circuit se prête très bien à la démodulation FM en fin de chaîne intermédiaire FI à 10,7 MHz. Donnons quelques valeurs d'éléments :

$$C_1 = 300 f, f \text{ en MHz,}$$

$$C_0 = 1\,330/\Delta f, \Delta f \text{ bande passante du signal démodulé en Hz,}$$

$$R_1 = 150 \Omega.$$




Figure 5.8.

— **Circuit intégré 561** (Signetics et National Semiconductor). La figure 5.9 donne une application de démodulation FM et AM :
 $f = 10,7 \text{ MHz}$, $C_0 = 30 \text{ pF}$, $C_1 = 1 \text{ nF}$, $R_1 = 70 \Omega$
 $f = 4,5 \text{ MHz}$, $C_0 = 50 \text{ pF}$, $C_2 = 2 \text{ nF}$, $R_1 = 70 \Omega$




Figure 5.9.

— **Circuit 564** (Signetics et National Semiconductor). Ce circuit peut être alimenté par 5 V (figure 5.10) ou 12 V. Le gain de conversion du VCO n'étant pas trop élevé, la déviation de fréquence du signal ne doit pas être inférieure à 1 %.




Figure 5.10.

— **Circuit XR 5200 (EXAR).** L'utilisation de ce composant (figure 5.11) permet de démoduler un signal FM dont la fréquence porteuse est $F = 10,7 \text{ MHz}$ sur une impédance de source de 150Ω .




Figure 5.11.

— **Circuit HA 2800 - 2805** (Harris Semiconductor). La figure 5.12 représente l'utilisation du circuit PLL en démodulation FM pour une fréquence centrale de 10,7 MHz, une excursion de fréquence ± 75 kHz et un niveau d'entrée compris entre 3 mV et 30 mV efficace.




Figure 5.12.

— **Circuit 4046** (National Semiconductor). Le circuit 4046 est caractérisé par 2 technologies : la technologie CMOS classique dont la fréquence maximale de fonctionnement est autour du mégahertz, et la technologie micro CMOS pouvant travailler à 20 MHz. Le circuit de démodulation FM de la figure 5.13 est défini pour travailler à une fréquence de 10 kHz pour une alimentation de 6 V.




Figure 5.13.

— **Circuit à amplificateur opérationnel Quad** (figure 5.14) Le circuit intégré Quad est un LM 3900 de chez NS. Le domaine d'application de ce circuit ne dépasse pas quelques kilohertz.




Figure 5.14.

5.2.2. DÉMODULATION FSK

5.2.2.1. Présentation

FSK = *Frequency Shift Keying*. C'est l'émission de fréquences en mode verrouillé. Lorsque l'on désire transmettre des signaux binaires (0 – 1) par voie téléphonique ou radiotéléphonique, on associe aux niveaux 0 ou 1 des signaux sinusoïdaux de fréquences fixées par des standards. La bande passante des lignes téléphoniques étant de 3 kHz (300 Hz à 3300 Hz), ces standards de fréquences sont inclus dans cette marge :

1 pour 2 975 Hz	}	radiotéléphonique,
0 pour 2 125 Hz		
1 pour 1 270 Hz	}	lignes téléphoniques
0 pour 1 070 Hz		
1 pour 2 225 Hz	}	
et 0 pour 2 025 Hz		

On remarque que le 0 binaire correspond à la fréquence basse et que le 1 binaire, à la fréquence haute. La figure 5.15 représente les graphes des




Figure 5.15.

signaux modulateurs, modulés et démodulés. Le signal démodulé obtenu sur le dernier graphe présente des dépassements, le fonctionnement de la boucle est en effet défini en régime impulsionnel. La valeur du coefficient d'amortissement z de la fonction de transfert du système est impérative à connaître, car un dépassement trop important peut entraîner un déverrouillage de la PLL. Ce principe de modulation et démodulation FSK est utilisé dans les modems, la fréquence de fonctionnement est définie à partir de la vitesse de transmission qui, en général, est de 300 bauds. On peut aussi rencontrer des modems basés sur des principes différents. Donnons comme exemple :

- modulateur à deux oscillateurs commutés,
- démodulateurs à deux filtres très sélectifs (voir chapitre 7).

5.2.2.2. Application à la démodulation FSK

— **Circuit 565** (Signetics, National Semiconductor — figure 5.16). Les fréquences utilisées les plus courantes sont 2 025 Hz et 2 225 Hz. Elles permettent une vitesse de transmission de 300 bauds environ. L'amplificateur opérationnel de sortie est utilisé en comparateur et peut être alimenté uniquement par 12 V. Ce montage peut servir à extraire des informations binaires enregistrées sur simple magnétophone utilisé comme mémoire de masse.




Figure 5.16.

La série des circuits 560 est largement adaptée pour ce genre de démodulation. On consultera donc, pour de plus amples informations la documentation Signetics et National Semiconductor référencée en bibliographie finale.

— **Circuit XR 5200 (EXAR).** La figure 5.17 représente cette démodulation, qui est complète, car l'amplificateur opérationnel travaillant en comparateur est lui aussi intégré dans le circuit. La vitesse de transmission peut atteindre 1 800 bauds. Ce montage est très souvent rencontré dans les modems.




Figure 5.17.

5.2.3. DÉMODULATION IRIG OU DÉMODULATION DE SIGNAUX DE TÉLÉMESURE

5.2.3.1. Présentation

Cette démodulation est surtout rencontrée dans la retransmission par voie hertzienne (ondes électromagnétiques) des informations paramétriques issues des mesures effectuées dans les vols aéronautiques et spatiaux. Ces informations paramétriques variant lentement modulent un oscillateur dont on doit utiliser le signal de sortie à des fins d'enregistrement (et retransmission différée) ou de retransmission directe. L'avantage de cette transmission est que, même si l'information varie très lentement, la fréquence porteuse reste dans la bande passante de l'émission radioélectrique. C'est une modulation de fréquence.

Un multiplexage permet de transmettre plusieurs informations sur une seule voie hertzienne. Les fréquences porteuses utilisées sont normalisées en un standard appelé IRIG (*Inter Range Instrumentation Groups*).

5.2.3.2. Exemple d'application

La figure 5.18 est une application à la démodulation IRIG utilisant un circuit PLL 565 (Signetics - National Semiconductor) et accordé sur le canal 13. Les caractéristiques de ce canal sont ;

- fréquence porteuse 14,5 kHz,
- excursion maximale $\pm 7,5\%$,
- bande de mesure 220 Hz.




Figure 5.18.

Le schéma proposé par le constructeur peut fonctionner jusqu'à une fréquence de 500 kHz. L'amplificateur opérationnel utilisé en linéaire (par opposition à la démodulation FSK) amplifie et recale le signal par rapport à zéro, si l'excursion de fréquence est de part et d'autre de la fréquence centrale.

5.2.4. CHOIX DES ÉLÉMENTS POUR LA DÉMODULATION FRÉQUENCE-PHASE

5.2.4.1. Choix de la fréquence centrale du VCO

Pour les démodulations FM et IRIG, on choisit comme fréquence centrale f_0 la fréquence de la porteuse.

Pour la démodulation FSK, on trouve en pratique deux possibilités :

- f_0 au milieu des deux fréquences,
- f_0 à l'extérieur des deux fréquences (au-dessus ou au-dessous).

5.2.4.2 Choix du gain de boucle

Le gain de boucle $k_d k_o A$ conditionne à la fois l'étendue de la plage de verrouillage et l'étendue de la plage de capture et ceci en fonction du filtre passe-bas utilisé.

5.2.4.3. Choix de la bande passante de la boucle

Dans le cas de la démodulation FM, la bande passante doit être suffisamment importante, afin de limiter l'erreur en régime transitoire. En cas de modulation sinusoïdale de la fréquence porteuse $f_0 = \frac{\omega_0}{2\pi}$, on montre

que l'erreur de phase maximale $\Delta\varphi = f_c$ due à une modulation $\Delta\omega_m$ (déviations de pulsation de la porteuse) est liée à celle-ci par le réseau de courbes de la figure 5.19, pour une PLL utilisant un filtre passif $R_1 R_2 C$. z représente le coefficient d'amortissement de la fonction de transfert du deuxième ordre de la PLL et ω_m la pulsation du signal modulant. Ces courbes permettent de trouver $\theta_{e\max}$ qui doit être inférieur à $\varphi_{e\max}$ du comparateur de phase, afin de rester dans la plage de verrouillage. Il est évident qu'il faut s'imposer une certaine marge à cause du bruit¹.




Figure 5.19.

1. Cf. le calcul décrit dans la documentation *National Semiconductor*, juin 1971, p. AN46-8

— **En démodulation IRIG**, les contraintes sont identiques à celles vues précédemment. Notons toutefois une légère différence : la fréquence modulante reste faible.

— **Dans le cas de la démodulation FSK** où le signal modulant est impulsionnel, la boucle doit suivre les échelons de fréquence. Nous avons vu que ces échelons produisent des dépassements qui peuvent déverrouiller la boucle ($\theta_e > \varphi_{max}$).

La figure 5.20 correspond à un réseau de courbes donnant l'erreur θ_e (premier dépassement) pour différentes valeurs du coefficient d'amortissement z , et ceci pour un échelon d'amplitude relative $\frac{\Delta\omega_m}{\omega_0}$, le filtre étant un réseau $R_1 R_2 C$.




Figure 5.20.

5.3. MODULATION PHASE-FRÉQUENCE

On rencontre cette modulation pour les trois applications précédentes :

5.3.1. PRINCIPE

La PLL de base est modifiée dans le sens où on intercale, entre le filtre passe-bas et le VCO, un circuit additionneur (figure 5.21). L'oscillateur est contrôlé par la tension u'_0 qui est la somme de u_0 fournie par le filtre passe-bas




Figure 5.21.

et de la tension de commande u_c correspondant au signal modulant. La fréquence du signal d'entrée est stabilisée et peut provenir d'un synthétiseur de fréquence ou d'un oscillateur ultrastable.

Nous allons expliquer le principe de fonctionnement par une étude qualitative. Si la fréquence d'entrée f_e est égale à la fréquence centrale f_0 du VCO, on peut admettre que $u'_0 = 0$ et que $\Delta\varphi = 0$ (pour une PLL sans déphasage initial de $\pm\pi/2$).

- Pour $u_c = 0$, $u'_0 = 0$, car $f_s = f_c$ donc $u_0 = 0$
- Pour $u_c = +1V$, $u'_0 = 0$ car $f_s = f_c$ donc $u_0 = -1V$
- Pour $u_c = -1V$, $u'_0 = 0$ car $f_s = f_c$ donc $u_0 = +1V$.

On voit que **lorsque la tension u_c varie** (f_s toujours égale à f_c car une PLL ne présente pas d'erreur de fréquence), la tension u_0 varie en sens inverse. Ceci se traduit par une **variation de phase entre les deux signaux d'entrée du comparateur**. Si le signal u_c varie sinusoidalement à une fréquence basse devant la fréquence centrale, et **que le filtre passe-bas n'atténue pas cette fréquence basse**, la tension u_0 varie sinusoidalement et est opposée à u_c car $u'_0 = 0$. En conséquence, **une tension modulante sinusoidale entraîne un déphasage $\Delta\varphi$ sinusoidal**. Comme la fréquence est la dérivée de la phase, on est bien en présence d'une modulation de phase donc de fréquence.

5.3.2. APPLICATIONS PRATIQUES

5.3.2.1. Modulateur de phase

Ce modulateur utilise un circuit 567 et est représenté sur la figure 5.22. Le déphasage peut atteindre 90° .




Figure 5.22.

5.3.2.2. Modulation de phase en radiofréquence

La figure 5.23 indique un montage à deux PLL. Le circuit 566 fonctionne en générateur de modulation alors que le 560 est un générateur FM modulé par le circuit précédent.




Figure 5.23.

5.3.2.3. Générateur FM et AM

C'est un montage proposé par EXAR et présenté sur la figure 5.24. La fréquence porteuse peut être variable ou stabilisée par un quartz. La technologie du multiplieur permet de travailler en AM à porteuse supprimée ou en AM double bande latérale.




Figure 5.24.




Figure 5.25.




Figure 5.26.

5.3.2.4. Modulateur FSK

De nombreux circuits intégrés spécialisés permettent de réaliser des modulateurs et démodulateurs FSK (XR210 de chez EXAR, TBA2110 de chez RTC, etc.). On peut aussi obtenir ces fonctions par associations de circuits intégrés.

Les figures qui suivent correspondent à une application de modulation et démodulation FSK permettant d'utiliser un magnétophone à cassette afin d'enregistrer des informations binaires. Décrivons les trois circuits :

— Le démodulateur détecte des fréquences de 6,4 kHz pour le 1 logique et 4,8 kHz pour le 0 logique (figure 5.25).

— Une horloge de synchronisation fournit une fréquence de 800 Hz (figure 5.26).

— Le modulateur est constitué de deux oscillateurs indépendants, verrouillés sur un multiple de la fréquence de référence, soit $6 \times 800 \text{ Hz} = 4,8 \text{ kHz}$ et $8 \times 800 \text{ Hz} = 6,4 \text{ kHz}$ (figure 5.27).




Figure 5.27.

Cette application est extraite de la documentation Signetics référencée en bibliographie finale. Donnons une autre application des PLL extraite de la documentation EXAR et utilisant le circuit XR215. La figure 5.28




Figure 5.28.

représente un modulateur FSK et la figure 5.29 le démodulateur associé. La valeur des composants est définie comme suit :




Figure 5.29.

300 bauds, bande inférieure	} $R_0 = 5 \text{ k}\Omega, C_0 = 0,17 \text{ }\mu\text{F}$ $C_1 = C_2 = 0,047 \text{ }\mu\text{F}$ $C_3 = 0,033 \text{ }\mu\text{F}$
$f_1 = 1\ 070 \text{ Hz}$	
$f_2 = 1\ 270 \text{ Hz}$	
300 bauds, bande supérieure	} $R_0 = 8 \text{ k}\Omega, C_0 = 0,1 \text{ }\mu\text{F}$ $C_1 = C_2 = C_3 = 0,033 \text{ }\mu\text{F}$
$f_2 = 2\ 225 \text{ Hz}$	
$f_2 = 2\ 225 \text{ Hz}$	
1 800 bauds	} $R_0 = 2 \text{ k}\Omega, C_0 = 0,12 \text{ }\mu\text{F}$ $C_1 = C_3 = 0,003 \text{ }\mu\text{F}$ $C_2 = 0,01 \text{ }\mu\text{F}$
$f_1 = 1\ 200 \text{ Hz}$	
$f_2 = 2\ 200 \text{ Hz}$	

5.4. MULTIPLICATEUR DE FRÉQUENCE

A partir d'une fréquence f_e on sait facilement, à l'aide de circuits numériques appelés diviseurs, diminuer cette fréquence d'un coefficient constant M (nouvelle fréquence obtenue f_e/M). La multiplication était plus difficile à réaliser voilà quelques décennies, elle consistait à filtrer d'une manière très sélective les fréquences harmoniques du signal d'entrée pourvu de celles-ci. La fréquence obtenue était $N.f$ avec N entier. La technologie des circuits intégrés, donc l'arrivée de la PLL « bon marché » a permis un nouveau principe de multiplication et toutes les applications qui peuvent faire suite.

5.4.1. PRINCIPE FONDAMENTAL

La figure 5.30 représente une PLL dont le retour n'est plus unitaire mais constitué d'un diviseur par N (N entier ou fractionnaire). Le comparateur de phase compare la phase des signaux v_e et v' de même fréquence, ce qui est le propre d'une PLL verrouillée. Ceci impose au VCO de fournir un signal à une fréquence $f_s = N.f_e$ qui doit être proche de la fréquence centrale f_0 . Le filtre passe-bas élimine comme dans le cas précédent la fréquence parasite $2 f_e$.




Figure 5.30.

Le diviseur de fréquence peut être fixe ou variable, c'est le cas des synthétiseurs constitués en général d'un ou plusieurs compteurs numériques (voir chapitres 3 et 6).

5.4.2. VARIANTE (PLL ANALOGIQUE)

On peut dans certains cas obtenir la multiplication ou la division de fréquence sans utiliser de diviseurs numériques.

5.4.2.1. Multiplication de fréquence

La PLL est précédée d'un élément non linéaire qui génère des harmoniques à son entrée. Cet élément peut être un simple limiteur à diodes. Le verrouillage s'effectue sur l'harmonique de rang N à condition que le VCO présente une fréquence centrale $f_0 = N f_c$ (f_c fréquence du signal avant le limiteur) et que la plage de verrouillage soit suffisamment réduite. Ce principe n'admet qu'une faible erreur de phase. La fréquence de sortie est $N f_c = f_s$.

5.4.2.2. Diviseur de fréquence

Dans ce cas, l'élément non linéaire est connecté en chaîne de retour, entre le VCO et le comparateur de phase. Ce comparateur travaille avec des signaux sinusoïdaux et permet le verrouillage sur l'harmonique de rang M par rapport à la fréquence du signal de sortie. On a $f_c = M f_s$, donc $f_s = f_c/M$.

5.4.3. APPLICATION PRATIQUE

La fréquence 5.31 représente une application du multiplicateur de fréquence. Ce schéma est extrait de la documentation Signetics. Il permet d'obtenir une fréquence de sortie $f_s = 16/3 f_c$. En effet, le compteur de retour divise par 16 (ou 8 ou 4 ou 2) et l'entrée de la PLL 565 est verrouillée sur le troisième harmonique du signal de sortie du compteur.




Figure 5.31.

5.5. TRANSLATION DE FRÉQUENCE

La translation de fréquence utilise les éléments d'une PLL et un changeur ou mélangeur de fréquence. Nous allons d'abord présenter ce dernier.

5.5.1. CHANGEUR OU MÉLANGEUR DE FRÉQUENCE

C'est un montage qui fournit un signal dont la fréquence est, en général, la différence des fréquences des deux signaux d'entrée. Deux principes sont rencontrés.

5.5.1.1. Mélangeur à multiplicateur

Deux signaux de fréquence f_1 et f_2 sont appliqués à l'entrée d'un multiplicateur. Le signal de sortie présente deux composantes, l'une à une fréquence « somme » $f_1 + f_2$ et l'autre à une fréquence « différence » $f_1 - f_2$. Pour extraire de ce signal composite uniquement la différence de fréquences on utilise :

- un filtre passe-bas, si $f_1 - f_2$ est plus petit que f_2 ,
- un filtre passe-bande, si $f_1 - f_2$ est compris entre f_1 et f_2 .

5.5.1.2. Mélangeur à circuit non linéaire

Ce sont les mélangeurs HF (haute fréquence) à diode, diode Schottky, transistor qui présentent une non linéarité. A la sortie de ces mélangeurs, le signal est constitué de composantes harmoniques et d'intermodulation*. Le filtre passe-bas ou passe-bande (cas traité précédemment) ne laisse passer qu'une des composantes d'intermodulation qui est $f_1 - f_2$, composante sinusoïdale.

5.5.2. PRINCIPE DE LA TRANSLATION DE FRÉQUENCE

Le schéma de la fréquence 5.32 correspond à ce principe. La sortie du VCO fournit une tension de fréquence f_s . Le multiplicateur donne deux composantes dont une est supprimée par le filtre passe-bas. Seule la différence de fréquence est transmise au comparateur de phase. Comme la boucle complète est verrouillée, le comparateur de phase voit à ses entrées $f_e - f_s$ et f_1 qui sont égales. On en déduit que la fréquence de sortie f_s du translateur est égale à la somme des fréquences d'entrée f_e et de translation f_1 :




Figure 5.32.

5.5.3. APPLICATION PRATIQUE

Le schéma de la figure 5.33 est extrait de la documentation Signetics présentée en bibliographie finale. Les circuits intégrés utilisés sont des circuits PLL 561 N et 562 N. La fonction est une boucle de translation pour une modulation de fréquence précise. L'opération consiste, à partir d'une fréquence stable de 4,4 MHz et d'un offset de fréquence de 100 kHz à ± 25 kHz, d'obtenir en sortie une fréquence de 4,5 MHz avec une déviation de ± 25 kHz.

* Voir ouvrage *Amplificateurs de puissance* (à paraître).




Figure 5.33.

5.6. SYNTHÈSE DE FRÉQUENCE - SYNTHÉTISEURS

La synthèse de fréquence est une fonction de l'électronique analogique couramment rencontrée dans de nombreuses applications telles que l'instrumentation et la radioélectricité pour ne citer que les principales. Le chapitre 6 de cet ouvrage est spécialement prévu pour présenter l'essentiel de cette fonction. Nous allons en donner le principe fondamental.

Le but des synthétiseurs de fréquences est d'obtenir, à partir d'une fréquence stable, de nouvelles fréquences plus grandes ou plus petites, stables elles-mêmes, et pour un pas Δf choisi et constant (multiplication ou division par un nombre entier ou fractionnaire). On peut rencontrer deux principes qui dépendent des fréquences d'utilisation et de la technologie des circuits intégrés. Ces principes utilisant la boucle à verrouillage de phase sont dits à sortie directe ou indirecte.

5.6.1. SYNTHÈSE A SORTIE DIRECTE (figure 5.34)




Figure 5.34.

*NOTE UN D'UN... u... de synthèse...
 l'onde... l'oscillateur...*

En partant d'un oscillateur stabilisé par quartz suivi d'un diviseur de fréquence par M , on obtient à l'entrée du comparateur de phase une fréquence f_c/M . A cause du diviseur par N de retour de boucle, l'autre entrée du comparateur voit une fréquence f_s/N . PLL verrouillée nous obtenons :

$$\frac{f_c}{M} = \frac{f_s}{N} \text{ soit } f_s = \frac{N}{M} f_c$$

Le diviseur par N étant programmable, on obtient une multiplication ou une division de fréquence au pas de f_c/M . Citons comme exemple, en émission radioélectrique, le pas de 10 kHz par canal pour la CB (Citizen Band).

5.6.2. SYNTHÈSE A SORTIE INDIRECTE (figure 5.35)




Figure 5.35.

Lorsque la technologie du circuit intégré PLL ne permet pas de travailler en haute fréquence, on opère par translation de fréquence utilisant un circuit déjà étudié : le mélangeur. On applique à une entrée de celui-ci la fréquence de sortie synthétisée du montage précédent soit $\frac{N}{M} f_c$ et sur l'autre entrée un signal de fréquence f_{os} , issu d'un oscillateur stabilisé par quartz. Après utilisation d'un filtre passe-bande non représenté, la sortie générale fournit un signal :

$$f_s = f_{os} + \frac{N}{M} f_c$$

On rencontre ce deuxième principe pour des fréquences allant jusqu'au gigahertz.

5.6.3. EXEMPLE SIMPLE D'APPLICATION (figure 5.36)




Figure 5.36.

Un circuit PLL 564 et deux compteurs modulo 10 mis en cascade permettent d'obtenir une fréquence de sortie de 6 kHz à partir d'une fréquence d'entrée de 60 Hz (extrait des notes d'application Signetics).

5.6.4. REMARQUE FONDAMENTALE

La synthèse de fréquence, étant prévue pour fournir un signal de fréquence stable mais programmable, impose un choix particulier du circuit PLL au niveau de l'excursion du VCO car la plage de verrouillage peut devoir être importante.

5.7. DÉCODEUR STÉRÉOPHONIQUE

Nous allons indiquer le principe de l'émission et de la réception stéréophonique utilisée pour transmettre un signal audiofréquence. De nombreux circuits intégrés existent sur le marché tels que le μ A 758 de chez Fairchild, le LM 1 800 de chez National Semiconductor, le TCA 4 500 de chez RTC etc. Une référence de fréquence de 19 kHz est créée et reçue de manière à obtenir une fréquence double de 38 kHz.

5.7.1. EMETTEUR STÉRÉOPHONIQUE (figure 5.37)




Figure 5.37.

A partir de deux signaux audiofréquences distincts appelés $G(t)$ et $D(t)$, on produit la somme $G + D$ et la différence $G - D$. Un oscillateur pilote travaillant à une fréquence stable de 19 kHz, fournit un signal $V_0 \sin \omega_0 t$. Ce signal, dont la fréquence est doublée, est multiplié à la différence $G - D$ soit : $(G - D) \cdot \sin 2 \omega_0 t$. Un additionneur à trois entrées transmet le signal modulateur :

$$u(t) = G + D + (G - D) \sin 2 \omega_0 t + V_0 \sin \omega_0 t.$$

Le spectre de ce signal est représenté par la figure 5.38. La transmission radioélectrique se fait en modulation de fréquence. Le multiplieur est appelé aussi DSB (*double side band*).




Figure 5.38.

5.7.2. RÉCEPTEUR STÉRÉOPHONIQUE (figure 5.39)




Figure 5.39.

Deux filtres passe-bande sont utilisés : un filtre 0 – 15 kHz pour le signal $G + D$, et un autre filtre 23 – 53 kHz pour la composante $(G - D) \sin 2 \omega_0 t$ ou $2 f_0 = 38$ kHz. Si on multiplie ces deux derniers signaux :

$$(G - D) \sin 2 \omega_0 t \times V_0 \sin 2 \omega_0 t,$$

et qu'on ne laisse passer que les composantes basses fréquences grâce au filtre passe-bas 0 – 15 kHz, on retrouve le signal $G - D$. Un additionneur et soustracteur final permettent d'obtenir les deux voies séparées G et D . Le circuit PLL est utilisé dans ce cas pour se verrouiller sur la fréquence $f_0 = 19$ kHz et en fournir $2 f_0$ synchronisés par rapport aux signaux d'ensemble.

5.7.3. EXEMPLE D'APPLICATION

Le schéma de la figure 5.40 utilise un circuit intégré $\mu A 758$ ou son équivalent le LM 1800. Un réglage est obligatoire, c'est celui du VCO interne. Le seuil minimum d'entrée de ce décodeur stéréophonique est autour du volt. La sortie 11 est un point test pour le 19 kHz.




Figure 5.40.

5.8. FILTRE SUIVEUR

5.8.1. UTILITÉ

Dans sa plage de verrouillage, une PLL fournit, à sa sortie un signal dont la fréquence est la même que celle de l'entrée $f_s = f_e$ (figure 5.41). On voit que ce circuit se comporte comme un filtre sélectif, la fréquence de sortie suit celle de l'entrée. On rencontre ce principe dans de nombreuses applications comme la réception des signaux émis des engins mobiles (satellites...). Les causes de dérive de fréquence sont la température, la dérive des quartz, l'effet Doppler dû au déplacement etc.




Figure 5.41.

La variation de fréquence imposait, voilà quelques décennies, l'utilisation de filtres sélectifs à large bande et entraînait ainsi une génération de bruit importante (le bruit est directement lié à la bande passante). La PLL constitue un filtre suiveur parfait et améliore, comme nous l'avons vu précédemment, le rapport signal sur bruit. La bande passante doit être la plus réduite possible mais doit toutefois permettre de suivre les éventuelles variations de fréquences incidentes.

5.8.2. RÉPONDEUR COHÉRENT

Dans la trajectographie, localisation des mobiles (engins, sondes spatiales, avions) on utilise un émetteur-récepteur dont le signal d'émission est rendu cohérent (lié en phase avec le signal de réception venant d'une station de mesure). Pour une donnée précise, la cohérence doit être stricte. Le schéma de la figure 5.42 en donne le principe. Deux antennes, l'une d'émission et l'autre de réception, voient des signaux de fréquences légèrement différentes




Figure 5.42.

$f_r \approx f_e$ à cause des imperfections citées précédemment. Il faut déterminer la différence de ces fréquences. A partir de la fréquence centrale f_0 du VCO, on fournit à l'antenne d'émission une fréquence $M f_0$. La valeur basse du mélangeur est $f_r + f_e$ appliquée à la PLL et affectée du coefficient multiplicateur N . Le verrouillage de celle-ci nous permet d'écrire :

$$P f_0 = N (f_r - f_e)$$

comme $f_e = M f_0$, il vient :

$$P f_e = M N (f_r - f_e) = M P f_0$$

En regroupant les deux premiers membres, nous obtenons :

$$\frac{f_e}{f_r} = \frac{M N}{M N + P}$$

On voit que, si la phase varie à cause de l'effet Doppler (déplacement d'un mobile), cette variation est instantanément détectée grâce au coefficient connu $\frac{M N}{M N + P}$.

5.8.3 EXEMPLE DE FILTRE SUIVEUR

La figure 5.43 représente un filtre suiveur autour d'une fréquence de 1 MHz. Le circuit intégré est un XR-5200 de chez EXAR.

Nous donnons dans le chapitre 7 un exemple pratique de réalisation pour un filtre rejeteur autour de 50 Hz.




Figure 5.43.

5.9. SYNCHRONISATION DE FRÉQUENCES

Nous avons déjà rencontré ce genre d'application, mais un cas particulier se présente pour la « synchronisation ligne » de téléviseurs. La PLL régénère une fréquence de référence à partir des impulsions présentes dans le signal vidéo-fréquence. Cette référence devient fondamentale pour les générateurs « chromo-référence » dans les récepteurs de télévision couleur.

La figure 5.44 représente une application du circuit intégré spécialisé de référence TBA 950. Cette présentation fonctionnelle est extraite des fiches techniques constructeur.

5.10. DÉCODEUR DE TONALITÉ

Un décodeur ou détecteur de tonalité est une fonction qui permet de fournir un signal constant à sa sortie lorsqu'à l'entrée il y a présence d'un signal à fréquence imposée. On rencontre cette application en téléphonie pour les postes à plusieurs touches d'appel de correspondants. Chaque touche envoie sur une même ligne une fréquence caractéristique qu'une PLL, « accordée » sur cette fréquence, détecte en fournissant un « 1 » ou un « 0 » logique. Le schéma de la figure 5.45 nous donne un exemple de réalisation. Le signal de tonalité est appliqué sur la borne 2. L'information binaire est récupérée sur les bornes 5 et 6. Une détermination détaillée des éléments autour de ce circuit est indiquée dans la documentation EXAR citée en bibliographie. On peut aussi consulter la documentation Signetics qui donne plusieurs schémas d'applications.

5.11. TRANSMISSION ANALOGIQUE PAR FIBRES OPTIQUES

Lorsque l'on désire transmettre un signal électrique, analogique ou numérique, avec le minimum de perturbation et un isolement galvanique important, on utilise un ensemble émetteur-récepteur à couplage optique




Figure 5.44.




Figure 5.45.

décrit sur la figure 5.46. La transmission de l'information s'effectue en modulation de fréquence. L'émetteur est constitué d'un circuit 565 dont seul le VCO est utilisé ; son entrée basse fréquence module la fréquence centrale f_0 de sortie. Un montage à transistor permet d'alimenter la diode électroluminescente d'émission. A la réception, on amplifie le signal issu du phototransistor que l'on applique ensuite à l'entrée de la PLL 565. Le signal transmis est récupéré sur la borne 7 qui correspond à la sortie du filtre passe-bas (c'est la démodulation FM). La transmission optique s'effectue soit par opto-coupleur intégré, soit par fibre optique.




Figure 5.46.

5.12. ASSERVISSEMENT DE VITESSE POUR MOTEURS

De nombreux systèmes électromécaniques réclament des vitesses de rotation ultra-stables : enregistreurs et lecteurs à bandes ou à disques tels que magnétoscopes, magnétophones, platines tourne-disques, etc. Plusieurs solutions se présentent :

- Le moteur synchrone ou autosynchrone, dont la vitesse est constante mais pas forcément la phase.

- Le moteur à courant continu asservi en vitesse, alors dans ce cas, on montre qu'il y a une erreur indicielle.

- La boucle d'asservissement de phase qui ne présente ni erreur indicielle ni erreur de vitesse.

En plus de ces contraintes de vitesse stable, il y a nécessité de travailler à différents régimes. Ceux-ci sont obtenus en utilisant des multiplicateurs ou des réducteurs de vitesse. Ils sont supprimés lorsqu'on utilise l'asservissement de phase.

5.12.1. PRINCIPE DE L'ASSERVISSEMENT PAR PLL

Cet asservissement s'appelle encore PLS (*phase locked servo-system*). Il est décrit sur la figure 5.47. Les éléments constitutifs sont :

- Un **oscillateur ultra-stable** suivi d'un diviseur programmable. La fréquence $f_e = \frac{f_{os}}{N}$ permet de choisir la vitesse de rotation souhaitée sans

utiliser de moyens mécaniques. Cette fréquence f_e est très stable pour un régime de fonctionnement donné.

- Un **comparateur de phase** à technologie analogique ou numérique qui compare la phase des signaux de ses entrées. En mode verrouillé, $f_s = f_e$.

- Un **filtre passe-bas** nécessaire pour éliminer les composantes hautes fréquences du comparateur.

- Un **amplificateur de tension** et de puissance permettant d'alimenter le moteur.

- Un **moteur à courant continu** en général à aimants permanents.

- Un **capteur** qui transforme la grandeur vitesse Ω en une tension alternative de fréquence f_s directement proportionnelle à Ω . Ce capteur peut être de différentes technologies.

Dans ce cas particulier de PLL, le VCO est constitué de l'ensemble moteur-capteur. Pour que la boucle puisse se verrouiller (phase de démarrage ou de changement de vitesse du moteur), il faut que celui-ci possède deux




Figure 5.47.

boucles : l'une de verrouillage normal, l'autre permettant d'assurer le régime transitoire. Le comparateur de phase et de fréquence est tout indiqué pour ce genre d'application :

- Le comparateur de fréquence assure le fonctionnement en régime transitoire,
- Le comparateur de phase assure le fonctionnement à vitesse constante.

5.12.2. FONCTIONS DE TRANSFERT ET PERFORMANCES

Les fonctions de transfert types étudiées au chapitre précédent dépendent de la nature du comparateur et du filtre passe-bas. Nous en avons retenu trois qui correspondent à une PLL stable (paragraphe 4.3.2) :

$$H_0(p) = \frac{k_d k_0 A(p)}{p(1 + \tau p)}$$

PLL classique avec filtre RC,

$$H_0(p) = \frac{k_d k_0 A(p)(1 + \tau_1 p)}{p(1 + \tau_2 p)}$$

PLL classique avec filtre $R_1 R_2 C$,

$$H_0(p) = \frac{k_d k_0 A(p)(1 + \tau_2 p)}{\tau_1 p^2}$$

comparateur 2 du circuit 4046 avec filtre $R_1 R_2 C$.

Pour l'asservissement de vitesse, il faut ajouter à ces fonctions de transfert de la boucle ouverte, celle du moteur $\frac{k_m}{1 + \tau_m p}$ et celle du capteur k_c . Les nouvelles fonctions de transfert deviennent :

$$H'_0(p) = \frac{k_d k_0 k_c A(p)}{p(1 + \tau p)(1 + \tau_m p)}$$

PLL classique avec filtre RC

$$H'_0(p) = \frac{k_d k_0 k_c A(p) (1 + \tau_1 p)}{p (1 + \tau_2 p) (1 + \tau_m p)}$$

PLL classique avec filtre $R_1 R_2 C$

$$H'_0(p) = \frac{k_d k_0 A(p) (1 + \tau_2 p)}{\tau_1 p^2 (1 + \tau_m p)}$$

comparateur 2 du circuit 4046 avec filtre $R_1 R_2 C$.

L'étude de la stabilité montre que dans tous les cas le système est instable. Pour qu'il soit utilisable, il faut que l'amplificateur $A(p)$ soit de la forme $A(p) = A_0 (1 + \tau_a p)$ avec $\tau_a = \tau_m$. Avec ces nouvelles conditions, l'étude de la stabilité est ramenée à celle que nous avons vue au chapitre 4.

Le comparateur le mieux adapté pour satisfaire un bon fonctionnement de l'ensemble est le comparateur de phase et de fréquence. C'est par exemple le comparateur 2 du circuit 4046. **La double intégration $1/p^2$ impose alors une erreur indicielle et de vitesse nulle** ce qui, par exemple, atténue très fortement le phénomène de pleurage dans les magnétophones.

5.13. APPLICATIONS MARGINALES

5.13.1. PHASEMÈTRE A PLL

C'est un montage qui permet de fournir la valeur du déphasage entre deux signaux de même fréquence et synchronisés entre eux. L'un d'eux représente la référence. Ce montage utilise le principe du multiplicateur de fréquence avec des signaux d'entrée du comparateur rigoureusement en phase.

5.13.1.1. Principe (figure 5.48)

- v_R représente le signal de référence permettant de mémoriser les informations binaires sortant du diviseur de retour grâce au signal impulsionnel v'_R .
- v_e correspond au signal d'entrée dont il faut mesurer le déphasage.
- Le diviseur par 16 est un comparateur.




Figure 5.48.

Nous nous sommes imposés dans cet exemple 4 sorties ($2^4 = 16$ valeurs de déphasage). Il est impératif que les signaux d'entrée du comparateur soient en phase. L'étude des chronogrammes de la figure 5.49 permet de mieux comprendre le fonctionnement.

— Les deux signaux d'entrée du comparateur de phase $v_e(t)$ et $d(t)$ sont, l'un sinusoïdal, l'autre carré et rigoureusement en phase.

— Le VCO fournit un signal de sortie $v_s(t)$ qui représente le signal d'horloge du compteur.

— $a(t)$, $b(t)$, $c(t)$ et $d(t)$ représentent les quatre sorties du diviseur pouvant être mémorisées.

— $v_R(t)$ et $v'_R(t)$ correspondent aux signaux de référence pour deux cas différents « 1 » et « 2 ».

v_R est en opposition de phase avec v_e sinon il faudrait utiliser un circuit décompteur. v'_R est un signal qui fournit une impulsion de déclenchement (en supposant qu'elle agit sur le front de descente). Nous avons représenté v_e fixe puis v_R et v'_R décalés pour les besoins de l'étude. En réalité la mesure du « déphasage » s'effectue sur v_e par rapport à v_R .

5.13.1.2. Analyse du fonctionnement

Pour v_R et v'_R situés en position « 1 », le déphasage est nul. Le comparateur indique la valeur binaire 0000. Pour v_R et v'_R situés en position « 2 », le déphasage est $\pi/12$. Le compteur indique la valeur binaire 0100, soit $4/16$ de 360° c'est-à-dire 90° . Le compteur indiquera donc un déphasage compris entre 0000 et 1111 pour une valeur analogique comprise entre 0° et $\frac{15}{16} \cdot 360^\circ$.




Figure 5.49.

Remarques :

Dans notre cas la précision est de $1/16$ de 360° , soit $22^\circ 30'$. Pour augmenter celle-ci il faut augmenter le nombre de sorties du compteur. Pour 8 bits la précision sera de $360^\circ/2^8 = 360^\circ/256 = 1,4^\circ$.

Il est possible d'utiliser le signal v_s comme valeur LSB, à condition que sa forme soit correcte. Ceci nous aurait donné dans notre cas :

- position « 1 » : 00000 soit 0° ,
- position « 2 » : 01000 soit $\frac{8}{32} \cdot 360^\circ = 90^\circ$

avec une précision de $11^\circ 15'$.

Le déphasage indiqué est à $2\kappa\pi$ près, ce qui permet de mesurer des déphasages négatifs :

$$270^\circ = -90^\circ$$

Une application est donnée dans le chapitre 8 sous forme d'exercice.

5.13.2. GÉNÉRATEURS DE SIGNAUX

La documentation Signetics nous fournit de nombreuses applications dans ce domaine. Nous allons en citer quelques-unes.

5.13.2.1. Générateurs de rampes

L'utilisation d'un circuit intégré 566 permet d'obtenir

- des rampes négatives (figure 5.50),
- des rampes positives (figure 5.51).

Ces montages présentent une très bonne stabilité en température.




Figure 5.50.




Figure 5.51.

5.13.2.2. Générateurs d'impulsions et de dents de scie

Dans cette application, nous utilisons, là aussi, un circuit 566. La modification de connexion du collecteur de transistor permet de générer :

- des rampes et des impulsions positives (figure 5.52),
- des rampes et des impulsions négatives (figure 5.53).




Figure 5.52.




Figure 5.53.

5.13.2.3. Conversion triangle-sinus

La conversion d'un signal triangulaire en signal sinusoïdal se fait habituellement par conformateur à diodes. On peut reconstituer la sinusoïde grâce au schéma de la figure 5.54. La signal triangulaire issu du circuit 566,




Figure 5.54.

réglé en amplitude attaque les « jonctions base-émetteur » du circuit 511 N. La non-linéarité de la caractéristique de cette jonction permet la conversion. La distorsion maximale du signal sinusoïdal est de 2 %.

5.14. SYNCHRONISATION LIGNES-TRAMES POUR TÉLÉVISEURS

La durée d'une image vidéo sur écran est fonction de la persistance rétinienne et de la fréquence pilote du secteur industriel. Aussi pour un secteur de fréquence 50 Hz, on adopte 25 images à la seconde. Afin d'éviter le scintillement, on réalise un balayage entrelacé à l'aide de deux trames par image. La fréquence de trame est alors celle du secteur.

Le balayage entrelacé impose un nombre impair de lignes. Ce nombre doit être décomposable en nombres premiers les plus petits possibles. Le standard utilisé en France est le 625 lignes ($625 = 5 \times 5 \times 5 \times 5$). L'oscillateur pilote travaille à 31 250 Hz, mais la fréquence des lignes est de 15 625 Hz. A chaque impulsion de synchronisation trame démarre un signal en dent de scie permettant le balayage vertical et à chaque impulsion de synchronisation ligne démarre un signal en dent de scie permettant le balayage horizontal. La figure 5.55 représente le schéma de principe du générateur d'impulsions trames et lignes synchronisées entre elles. La figure 5.56 représente les graphes des signaux de balayage verticaux (trames) et horizontaux (lignes).




Figure 5.55.




Figure 5.56.

CHAPITRE 6

Synthétiseurs de fréquence*

6.1. GÉNÉRALITÉS

La physique a besoin de références stables, les générateurs de fréquence n'en font pas exception. Ils ont subi une évolution technologique qui va du diapason de stabilité médiocre au générateur atomique à jet de césium de stabilité 10^{-12} , en passant par l'oscillateur à quartz dont la stabilité classique va de 10^{-6} à 10^{-8} . C'est ce dernier que l'on utilise dans les synthétiseurs de fréquence.

Les références précitées ne produisent qu'une seule fréquence et peuvent être commodément utilisées dans les radioémetteurs ou autres applications à fréquence constante. Lorsque l'on a besoin de fréquences stables mais « variables » il faut avoir recours aux synthétiseurs. Citons comme exemple :

- le domaine de hautes fréquences, 280 000 canaux au pas de 100 Hz entre 2 et 30 MHz,
- le domaine de très hautes fréquences, 7 000 canaux au pas de 25 kHz entre 225 MHz et 400 MHz.

On pourrait éventuellement songer à réaliser ces générateurs à partir de N oscillateurs indépendants. Cependant, le changement de fréquence peut, dans certains cas, devoir être rapide, c'est pour cela que l'on utilise les synthétiseurs fournissant une fréquence quelconque mais stable, rapidement variable et pouvant être télécommandable. Les premiers synthétiseurs étaient appelés « standards de fréquences ». Ils sont nés dans les années 40 et on

* Ce chapitre est extrait de plusieurs sources : Ulrich L. Rohde, *Digital PLL frequency synthesizers*, Londres, Prentice-Hall, 1983 ; Bernard Durieux, « Synthétiseurs de fréquence », *Techniques de l'Ingénieur*, E 3870 ; Jean-Claude Reghinot, « Synthèse de fréquence : les techniques », *Electronique industrielle*, n° 86, 1^{er} avril 1985 ; F. de Dieuleveult, « Les circuits intégrés de fréquence », *Toute l'électronique*, n° 472, mars 1982.

pouvait rencontrer des générateurs de 1 kHz à 9 MHz au pas de 1 kHz. Les technologies se succèdent et il a fallu l'événement du circuit intégré analogique ou numérique en grande échelle d'intégration (LSI) pour rendre courante et populaire cette nouvelle fonction de l'électronique.

6.2. DOMAINES D'APPLICATIONS DES SYNTHÉTISEURS

Les synthétiseurs de fréquence sont utilisés dans deux domaines essentiels :

- l'instrumentation,
- l'émission et la réception radioélectrique.

6.2.1. APPLICATIONS EN INSTRUMENTATION

On rencontre dans le parc des appareils de laboratoire des générateurs synthétiseurs dont la fréquence varie de 100 kHz à 1 GHz au pas de 10 Hz. Cette gamme de fréquence est la plus courante mais non limitative. Certains appareils vont jusqu'à quelque dizaines de mégahertz alors que d'autres, travaillant à des fréquences plus basses, peuvent présenter un pas de un centième de hertz. Les appareils peuvent être télécommandables et modulables en amplitude, en fréquence et en phase. Leur choix dépend de la résolution, de la stabilité, de la pureté spectrale et du temps de commutation. Une extension de ces générateurs permet de réaliser des fréquencesmètres très précis utilisant le principe de la comparaison de phase ; on peut ainsi mesurer une fréquence de 100 MHz avec une dérive de 1 MHz. Notons qu'il existe dans la « nature », et de façon quasi permanente, des références de fréquences ultra-stables. C'est par exemple le cas de certains émetteurs radiofréquences modulés en amplitude ; citons l'émetteur d'Allouis en France, piloté par étalon atomique à jet de césium (163,840 kHz). La précision est limitée à 10^{-12} à cause des effets de la propagation des ondes électromagnétiques.

6.2.2. APPLICATIONS EN RÉCEPTION RADIOÉLECTRIQUE

La grande application des synthétiseurs de fréquence dans ce domaine est la recherche automatique (ou manuelle) des stations en AM, FM, VHF, UHF.

Rappelons le principe de fonctionnement d'un récepteur radioélectrique (figure 6.1). Les ondes électromagnétiques issues des émetteurs sont reçues par l'amplificateur HF dans une bande de fréquence donnée. Afin de pouvoir

traiter correctement le signal, on diminue la fréquence de réception en une fréquence intermédiaire FI (par exemple 10,7 MHz en FM). Cette dernière, de valeur très rigoureuse, est issue du mélangeur (hétérodyne) qui fournit la différence de fréquence entre le signal HF et le signal issu de l'oscillateur local. Dans les appareils récepteurs classiques, l'oscillateur local est réglé manuellement par l'utilisateur (c'est le réglage des stations en AM, FM ou TV). Dans les appareils sophistiqués, cet oscillateur est synthétisé pour un pas donné (de 25 kHz à 100 kHz en FM) avec déroulement de fréquence pas à pas ou automatique. C'est ce que l'on appelle la recherche des stations.




Figure 6.1.

Une station est captée lorsque la différence des fréquences est égale à la fréquence intermédiaire. Ainsi, pour une fréquence d'émission en FM de 100 MHz, cette fréquence intermédiaire FI, de 10,7 MHz est obtenue avec l'oscillateur local travaillant soit à 110,7 MHz soit à 89,3 MHz. Il est évident que nous choisissons la fréquence la plus basse pour des raisons technologiques. Notons enfin que les synthétiseurs de fréquence peuvent être utilisés dans les dispositifs radar entre 1 GHz et 20 GHz. L'emploi de ces appareils se justifie par la nécessité de changer rapidement de fréquence en cas de brouillage.

6.3. CARACTÉRISTIQUES FONDAMENTALES DES SYNTHÉTISEURS DE FRÉQUENCE

Avant d'aborder l'étude des différents types de synthèse, il faut en énumérer les caractéristiques essentielles.

6.3.1. GAMME DE FRÉQUENCE ET PAS

La gamme de fréquence est définie à partir des bornes extérieures d'utilisation. Le pas est l'intervalle de fréquences discrètes fournies. On peut rencontrer des pas allant d'un centième de hertz jusqu'à un mégahertz. Ceux le plus souvent rencontrés sont :

- 1 Hz pour les appareils de laboratoires,
- 100 Hz à 1 000 Hz pour les plus hautes fréquences,
- 12,5 kHz et 25 kHz pour les UHF et VHF.

6.3.2. PURETÉ SPECTRALE

Un oscillateur fournit un signal qui, examiné à l'analyseur de spectre, présente une raie à la fréquence principale d'oscillation et des raies avoisinantes liées aux parasites. Ces fréquences parasites non harmoniques (appelées aussi *spurious*) peuvent correspondre à des produits de mélanges que l'on ne peut totalement éliminer. Dans les synthétiseurs, on ne tient compte que du bruit à pente de 20 dB/décade et du plancher de bruit.

6.3.3. TEMPS D'ACQUISITION

C'est le temps de stabilisation. Cette notion n'a d'intérêt que pour les appareils à rythme de changement de fréquence rapide (balayage automatique, évaison de fréquence, recherche de canal libre avant émission). On peut rencontrer des temps d'acquisition de quelques millisecondes à quelques microsecondes.

6.3.4. AUTRES CARACTÉRISTIQUES

Nous pouvons encore citer :

- le *jitter* qui représente la variance de la fréquence pour un temps donné,
- la précision ou tolérance relative, définie entre 10^{-6} et 10^{-8} ,
- la sensibilité aux perturbations, celles-ci étant dues aux couplages électroniques, aux vibrations, au bruit généré par les alimentations...

6.4. DIFFÉRENTS TYPES DE SYNTHÈSES DE FRÉQUENCE

On rencontre trois principes :

- **la synthèse directe** qui existe depuis les années 1930,
- **la synthèse indirecte** utilisant le principe de la PLL,
- **la synthèse numérique micro-programmée** plus récente, qui n'a rien de commun avec les deux précédentes.

Les synthétiseurs classiques utilisent le jeu des opérations arithmétiques sur les fréquences.

— **L'addition ou la soustraction** de deux fréquences sont obtenues en utilisant des circuits mélangeurs (quadratiques ou multiplicateurs).

— **La division** d'une fréquence par un nombre est réalisée avec des compteurs constitués de n bascules bistables.

— **La multiplication** provient de deux principes, soit l'extraction d'harmoniques de rang n par rapport au fondamental, soit l'utilisation d'une PLL.

6.4.1. SYNTHÈSE DIRECTE (SANS PLL)

On peut rencontrer plusieurs principes :

- **synthèse incohérente,**
- **synthèse itérative simple,**
- **synthèse à double mélange,**
- **synthèse à ondes acoustiques de surface...**

Cet ouvrage ne se voulant pas être spécialisé dans les synthétiseurs, nous ne présenterons que très succinctement ces principes.

6.4.1.1. Synthèse directe incohérente (figure 6.2)

Ce procédé de synthèse utilise un nombre important de quartz commutés en face avant d'appareils. Dans ces conditions, on ne peut que travailler à fréquence fixe. L'application numérique de notre figure nous montre que, avec trois modules, la gamme de fréquences du signal de sortie est comprise entre 58 MHz et 59 MHz au pas de 1 kHz. Très peu d'appareils utilisent cette synthèse incohérente, malgré son faible coût.




Figure 6.2.

6.4.1.2. Synthèse directe itérative (cohérente)

Le schéma de la figure 6.3 indique le principe d'une telle synthèse. Pour mieux comprendre le fonctionnement nous prenons une application numérique utilisant trois décades. En parlant d'un oscillateur à quartz à 20 MHz, nous générons deux fréquences de 18 MHz et 100 kHz. Chaque décade est identique et constituée entre autres de dix filtres sélectifs correspondant aux dix premiers harmoniques de la fréquence incrémentale de 100 kHz. Chaque sortie de filtre fournit alors 0,0 MHz, 0,1 MHz, ..., 0,9 MHz commutables sur le panneau avant de l'appareil. Les fréquences successives rencontrées à la sortie de chaque multiplieur sont :

$$S_1 = f_0 + n_1 p = 20,7 \text{ MHz}, \quad n_1 = 7$$

$$S_2 = f_0 + \frac{n_1 p}{10} + n_2 p = 20,37 \text{ MHz}, \quad n_2 = 3$$

$$S_3 = f_0 + \frac{n_1 p}{100} + \frac{n_2 p}{10} + n_3 p = 20,437 \text{ MHz}, \quad n_3 = 4$$

Le multiplieur de sortie nous fournit le signal de fréquence souhaitée, c'est-à-dire $f_s = 437 \text{ kHz}$ pour notre exemple.

Remarques :

Ce principe est itératif au sens mathématique car il réalise la somme de termes issus de décades identiques.




Figure 6.3.

Pour l'application précédente, le pas est de 1 kHz. Un pas de 100 Hz imposerait quatre décades, un pas de 10 Hz, cinq décades et ainsi de suite.

Le diviseur par dix avant chaque multiplieur impose la génération de fréquence $f_i = \frac{9}{10} f_0 + n_i p$, d'où l'utilité du bloc 9/10 permettant de passer de 20 MHz à 18 MHz.

Ce procédé, dont la mise en œuvre technologique est difficile à cause des filtres hautement sélectifs, présente l'avantage d'un temps de commutation très court. On préférera toutefois la synthèse indirecte itérative utilisant le principe de la boucle à asservissement de phase, à cause de sa simplicité de réalisation et de sa facilité de programmation (utilisation des circuits intégrés spécialisés en technologie LSI).

6.4.1.3. Synthèse à double mélange

Le schéma de la figure 6.4 donne une application numérique. En partant d'une fréquence pilote de 20 MHz, on obtient deux sources directes de 30 MHz et 250 MHz et dix sources auxiliaires de 20, 21, 22..., 29 MHz. Mille fréquences différentes au pas de 10 kHz sont disponibles à la sortie s_1 , et au pas de 1 kHz à la sortie s_2 (300,0 à 309,99 MHz et 30,0 à 30,999 MHz pour trois décades). Ce principe peut être rencontré dans certains synthétiseurs fabriqués par Hewlett-Packard, Fluke et Rhode and Schwarz. Le choix est lié à la rapidité de commutation.

6.4.1.4. Synthèse à onde acoustique de surface

L'énergie électromagnétique issue d'un générateur est transformée en onde acoustique. Cette onde se propage vers le récepteur où elle est reconvertie en tension de valeur non négligeable, si la distance émetteur-récepteur est un multiple de la longueur d'onde. Le procédé de synthèse utilise des filtres en peigne sélectionnés par commutation et permettant d'obtenir des composantes harmoniques de la fréquence d'émission. L'originalité du module filtre est sa réalisation sur un substrat de dimension réduite. L'avantage de cette synthèse est la rapidité de commutation pour simplement quelques dizaines de fréquences disponibles.

6.4.2. SYNTHÈSE INDIRECTE (AVEC PLL)

Ce procédé est de plus en plus utilisé, grâce à l'arrivée des circuits intégrés spécialisés (années 70). **La définition de la synthèse indirecte est liée au fait que, pour multiplier une fréquence, il faut insérer un diviseur dans la chaîne de**




Figure 6.4.

retour. Comparativement, la synthèse directe utilise la multiplication en sélectionnant les harmoniques du signal incident.

Comme nous l'avons dit précédemment, ce système présente l'avantage d'une grande simplicité et d'une grande facilité de commande manuelle ou programmée. Le plus gros défaut reste le problème de la stabilité ; le filtre correcteur augmente le temps d'acquisition (autour de 100 périodes du signal de référence). On peut rencontrer plusieurs principes :

- systèmes à une ou deux boucles utilisés en réception ou émission radioélectrique,
- systèmes multiboucles itératifs,
- systèmes à synthèse fractionnée.

6.4.2.1. Synthèse de fréquence à boucle unitaire

C'est le cas le plus simple, déjà présenté. Il faut toutefois préciser que deux technologies s'affrontent :

— **Les synthétiseurs à boucle d'asservissement de phase analogique** (figure 6.5). Le circuit de retour est constitué d'un multiplieur (analogique) piloté par un signal de fréquence f_n et suivi d'un filtre passe-bande.




Figure 6.5.

— **Les synthétiseurs à boucle d'asservissement de phase numérique ou digitale** (figure 6.6). Le circuit de retour est constitué d'un diviseur de fréquence. Ce procédé est le plus utilisé à cause de l'évolution technologique des circuits intégrés.

6.4.2.2. Synthèse itérative (multiboucles)

La figure 6.7 représente une telle fonction pour trois décades. L'application numérique est identique à celle de la figure 6.3 correspondant à la synthèse




Figure 6.6.

de fréquence itérative directe. Chaque ensemble de filtres harmoniques et additionneur est remplacé par une boucle d'asservissement de phase. Le diviseur de retour est un diviseur par $180 + n_i$; il permet de générer des fréquences $f_i = \frac{9}{10} f_0 + n_i p$. La diversité des compteurs numériques assure une réalisation facile de la boucle de retour programmable. De par leur technologie, ces synthétiseurs sont dits numériques ou digitaux.

L'absence de commutateur atténue les raies parasites (*spurious*), ce qui donne une meilleure pureté spectrale. Un inconvénient économique réside dans le grand nombre d'éléments. Hewlett-Packard apporte une amélioration avec la synthèse fractionnée.

6.4.2.3. Synthèse fractionnée

Dans le procédé décrit précédemment, la fréquence de sortie de chaque PLL est un multiple entier de la fréquence de référence qui représente le pas incrémental. Dans la synthèse fractionnée, on utilise un artifice pour maintenir la boucle en équilibre, bien que les fréquences ne soient pas identiques. Supposons que la fréquence de sortie est de 101 kHz. En supprimant une période sur 100 de ce signal, il se présente, à l'entrée du comparateur de phase, une fréquence moyenne de 100 kHz et une fréquence instantanée de 101 kHz. Le filtre passe-bas délivre une tension au VCO afin d'asservir la boucle pour une fréquence de 101 kHz. De ce fait, on superpose une tension continue à la tension de sortie du filtre, ce qui a pour effet de « lisser » le signal d'attaque du VCO. Cette tension continue est issue d'un système microprogrammé.

Une autre amélioration de la synthèse indirecte itérative peut être apportée dans le cas où l'on veut générer des fréquences supérieures au mégahertz. Le principe très simple consiste à prévoir une synthèse basse




Figure 6.7.

fréquence de plusieurs dizaines de milliers de valeurs puis de sortie sur un multiplieur piloté par un oscillateur stable. Un tel principe est utilisé par Adret Electronique et Marconi pour synthétiser des fréquences allant jusqu'à 1 GHz. On peut aussi rencontrer comme autre procédé, la synthèse par comptage d'harmoniques. A partir des synthèses précédentes (directes ou indirectes) on fournit à un mélangeur le signal et une référence SHF de 4 à 8 GHz issue d'un oscillateur à YIG (Yttrium Iron Garnet).

6.4.3. SYNTHÈSE NUMÉRIQUE

sinusoïde
 Cette technique n'a rien de commun avec les précédentes. Elle consiste à générer une sinusoïdale ou autre signal périodique par le calcul direct de la phase et de l'amplitude au cours du temps. L'élément calculateur fondamental est le microprocesseur travaillant au rythme d'une horloge à fréquence stable. A un affichage de fréquence donné correspond la valeur de la période donc du déplacement temporisé des informations amplitudes. Une conversion numérique-analogique permet de récupérer le signal de forme souhaitée.

6.5. CIRCUITS INTÉGRÉS POUR SYNTHÈSE DE FRÉQUENCE

De nombreux circuits intégrés PLL, diviseurs et synthétiseurs existent sur le marché. Citons comme fabricants : **EXAR, Fairchild, Hughes, Matsushita, Motorola, National, NEC, Plessey, RTC, Siemens, Signetics, Toshiba...** qui en proposent une gamme complète, plus ou moins spécialisés, surtout dans le domaine de la réception en AM, FM, bandes VHF et UHF de télévision, bande CB à 27 MHz.

Le concepteur de matériels, que ce soit pour la réception, la télécommande, l'émission ou l'instrumentation désire rester maître des paramètres de la boucle d'asservissement de phase (fréquence de sortie, fréquence de référence, fréquence de pas, éléments d'amortissement...). Il existe alors quelques circuits intégrés universels, que nous allons présenter, la liste n'étant pas limitative.

Le tableau 6.1 nous indique les caractéristiques générales de certains de ces circuits intégrés dits universels. La technologie MOS ne permet de travailler que jusqu'à quelques dizaines de mégahertz. **Le circuit MC 145 151 de chez Motorola, associé à un VCO extérieur, synthétise directement la fréquence de sortie.** Pour des fréquences supérieures, nous avons vu que l'on

Tableau 6.1.
(Document Toute l'Electronique, n°472, mars 1982, p. 65)

Origine	Référence	Technologie	Tension d'alimentation typique	Consommation typique	Boîtier nombre et type
Hughes	HCTR 0320	C MOS	+10 V	8 mA $f_E = 8$ MHz	1 DIL 28
Motorola	MC 145 151	C MOS	+8 V	11 mA $f_E = 30$ MHz 500 mV p.p	1 DIL 28
Motorola	MC 145 152	C MOS	+8 V	11 mA $f_E = 30$ MHz 500 mV p.p	1 DIL 28
National	MM 55 108	C MOS	+8 V	4 mA $f_{osc} = 10,24$ MHz $f_{IN} = 2,5$ MHz	1 DIL 18
National	MM 55 110	C MOS	+8 V	4 mA $f_{osc} = 10,24$ MHz $f_{IN} = 2,5$ MHz	1 DIL 24
Plessey	NJ 8811	N MOS	+5 V	8 mA	1 DIL 18
Plessey	NJ 8812	N MOS	+5 V	8 mA	1 DIL 18
RTC	HEF 4750 HEF 4751	LOC MOS	+10 V	20 mA	2 DIL 28
Siemens	S 187 B	C MOS	+10 V	8 mA	1 DIL 28

pouvait utiliser un mélangeur associé à un deuxième oscillateur. Cette technique permet de conserver le pas mais présente de nombreux inconvénients. En pratique, on préfère utiliser la synthèse classique en étendant la capacité des diviseurs programmables avec des prédiviseurs en technologie ECL connectés à la sortie du VCO. On trouve des prédiviseurs fixes par 2, 4, 5, 8, 10, 16, 20, 24, 32, 64, 80 ou 100. La consommation peut varier de 8 mA pour un diviseur par 4 travaillant à 60 MHz, à 80 mA pour un diviseur identique travaillant à 1 500 MHz. Il existe des prédiviseurs à module double tels que 3/4, 5/6, 6/7, 8/9, 10/11, 20/22, et qui peuvent être associés à des diviseurs fixes de manière à obtenir des rapports du type 40/41, 80/81 et ainsi de suite. Citons quelques-uns de ces circuits :

- le 11 C 90 de Fairchild ou, en deuxième source, le SP 8680 de Plessey où $f_{max} = 600$ MHz pour un courant d'alimentation de 90 mA sous 5,2 V,
- le SP 8690 de Plessey où $f_{max} = 200$ MHz, 14 mA sous 5 V,
- le 589 de Siemens, où $f_{max} = 500$ MHz, 85 mA sous 5 V présentant les rapports 50/51, 100/101 ou 100/102, 200/202.

Le tableau 6.2 présente les caractéristiques de quelques diviseurs programmables. Deux grandes familles apparaissent :

- Les circuits comportant deux compteurs binaires et une logique de contrôle gérant le module du prédiviseur : MC 145 152, S 187 B, NJ 8811, NJ 8812. Le HEF 4571, permet à lui seul de gérer trois prédiviseurs.

Tableau 6.2.
 (Document Toute l'Electronique, n° 472, mars 1982, p. 67)

Référence	fréquence d'entrée maximale	pour un niveau d'entrée V_{DD} typique	Type de prédiviseur à utiliser	Capacité maximale du compteur programmable	Codage	Accès des données
HCTR 0320	5 MHz 8 MHz	$1 V_E > 9V$ $0 V_E < 0,5V$ $1 V_E > 7V$ $0 V_E < 0,4V$	module unique	1 023	BCD et/ou BIN 3 digits 7 bits	BIN 0 - 127 BCD 0 - 999 entrées parallèles
MC 145 151	30 MHz 50 MHz	$V_E = 500 \text{ mV p.p sinus}$ $V_E = 8V \text{ p.p rect.}$	module unique	16 383	BIN 14 bits	14 bits entrées parallèles
MC 145 152	30 MHz 50 MHz	$V_E = 500 \text{ mV p.p sinus}$ $V_E = 8V \text{ p.p rect.}$	double module	65 535 avec un prédiviseur 64/65	BIN	entrées parallèles 1 compteur 6 bits 1 compteur 10 bits
MM 55 108	3 MHz	$V_E = 1V \text{ p.p ou}$ $V_E > V_{CC} - 0,4 < 0,4$	module unique	255	BIN 8 bits	entrées parallèles
MM 55 110	3 MHz	$V_E = 1V \text{ p.p ou}$ $1 V_E > V_{CC} - 0,4$ $0 V_E < 0,4$	module unique	511	BIN 9 bits	entrées parallèles
NJ 8811	2,5 MHz	compatible niveau TTL standard $V_C = 5V$	prédiviseur à module quadruple SP 8901/SP 8906	3 840 à 89 375 ou 36 608 à 102 143	1, 2, 4, 8... bin par BIN 16 bits	multiplexage 4 mots de 4 bits
NJ 8812	5 MHz	compatible niveau TTL standard $V_C = 5V$	double module SP 8782/SP 8783	1 600 à 11 839 ou 6 720 à 16 959	1, 2, 4, 8, 16, 32, 40 BIN 14 bits 80, 160, 320, 640 1 280, 2 560, 5 120	multiplexage 3 mots de 4 bits 1 mot de 2 bits
HEF 4751	9 MHz (4751) 15 MHz (4751 VD)	compatible niveau CMOS standard $V_{DD} = 10V$	3 prédiviseurs à double module	10^7	BCD	bits parallèles digits multiplexés
S 187 B	2,5 MHz	$1 V_E > V_{DD} - 0,5$ $0 V_E < V_{DD} - 1,8$	double module	65 535 avec un prédiviseur 128/129	BIN	1 compteur 7 bits 1 compteur 9 bits

— Les diviseurs à N bits : HCTR 0320, MC 145 151, MM 55 108 et MM 55 110. Nous donnons quelques informations complémentaires concernant ces circuits intégrés LSI.

- Pour les circuits MC 145 152 et S 187 B, le choix du prédiviseur est fonction de la fréquence de sortie du VCO et de la fréquence d'entrée du diviseur programmable.

- Pour les circuits NJ 8811 et NJ 8812, le constructeur (Plessey) préconise un prédiviseur double ou quadruple module. L'association NJ 8811-SP 8901 permet de travailler jusqu'à 1 GHz.

- Le circuit HEF 4751 comporte trois bornes prévues pour commander un, deux ou trois prédiviseurs par 10/11. La vitesse de fonctionnement peut dépasser le gigahertz.

- Les diviseurs N bits ($N \leq 15$) présentent une faible capacité.

- Le mode de programmation des compteurs s'effectue en commande parallèle. Certains systèmes multiplexés permettent une réduction du nombre de bornes (RTC et Plessey).

- Le couple de circuits 4751-4750 associé à des compteurs par 10/11 démultiplexe les informations provenant des roues codeuses. L'affichage de la fréquence synthétisée est alors possible.

- Le circuit HCTR 0320 possède des entrées BCD parallèles pouvant être connectées à trois roues codeuses.

Le tableau 6.3 indique les caractéristiques des oscillateurs et diviseurs. Certains de ces circuits ne possèdent pas d'oscillateurs de référence. Il faut donc des circuits annexes tels que :

Tableau 6.3.
(Document Toute l'Electronique, n° 472, mars 1982, p. 68)

Référence	Intégration Osc de référence	Intégration div de référence	Diviseurs sélectionnables	f_{max} Osc réf/Osc ln.
HCTR 0320	NON	NON		
MC 145 151	OUI	OUI	8	In : 65 MHz, 8 V p.p Réf : 30 MHz, 0,5 V RMS
MC 145 152	OUI	OUI	8	In : 65 MHz, 8 V p.p Réf : 30 MHz, 0,5 V RMS
MM 55 108	OUI	OUI	1	Xtal 10,240 MHz typique
MM 55 110	OUI	OUI	1	Xtal 10,240 MHz typique
NJ 8811	NON	OUI	16	10 MHz 200 mV RMS
NJ 8812	NON	OUI	16	10 MHz 200 mV RMS
HEF 4750	OUI	OUI	4 x 1 024	10 MHz Osc int 24 MHz freq. ext
S 187B	NON	OUI	8	f ext : 6,5 MHz 7,5 V p.p.

- des circuits CMOS associés à un quartz,
- des circuits beaucoup plus précis et stables tels que **MC 12061** ou **MC 12060**,
- **des circuits utilisant un TCXO** qui est un circuit à quartz compensé en température.

Présentons quelques points particuliers à ces fonctions :

— Le diviseur des circuits NS est fixe. L'oscillateur fonctionne avec un quartz de 10,24 MHz et la fréquence de pas est de 5 kHz.

— Le diviseur des circuits Motorola et Siemens dépend du niveau de commande de trois entrées permettant huit possibilités de fréquences de référence à partir d'un quartz. Les valeurs classiques de ces quartz étant 4,8 MHz-6,4 MHz et 10,24 MHz, on peut obtenir les pas de 2,5-5-10-20-25 ou 30 kHz.

— Les circuits Plessey permettent d'obtenir seize valeurs de divisions en connectant deux broches de sortie avec quatre broches d'entrées.

— Le circuit HEF 4750 possède un diviseur entièrement programmable de 1 à 1024. La fréquence d'entrée maximale est de 24 MHz.

Le tableau 6.4 donne des informations pour les comparateurs de phase, le filtre de boucle, le VCO et le détecteur de verrouillage.

Tableau 6.4.

(Document Toute l'Electronique, n° 472, mars 1982, p. 68)

Référence	Détecteur de verrouillage intégré	Commande directe d'une diode électroluminescente	Comparateur de phase intégré	Ampli du filtre de boucle intégré
HCTR 0320	NON	NON	OUI sortie 3 états	NON
MC 145 151	OUI	NON	OUI 2 comparateurs différents	NON
MC 145 152	OUI	NON	OUI 2 sorties	NON
MM 55 108	OUI	OUI	OUI	NON
MM 55 110	OUI	OUI	OUI	OUI
NJ 8811	OUI	OUI	2 sorties OUI	NON
NJ 8812	OUI	OUI	2 sorties OUI	NON
HEF 4750	OUI	OUI	OUI 2 comparateurs différents	NON
S 187 B	OUI	NON	intégration d'un demi-comparateur de phase	NON

— Les comparateurs de phase sont tous digitaux. Ils peuvent être classés en trois catégories :

- comparateurs à une sortie,
- comparateurs à deux sorties,
- comparateurs à trois états.

— Le VCO est rarement intégré, à cause de la haute fréquence de fonctionnement, sauf pour les circuits MC 1648 et le SP 1648. Dans la plupart des cas, l'oscillateur contrôlé extérieur est un oscillateur Hartley ou Colpitts à diodes Varicap.

6.6. LA SYNTHÈSE DE FRÉQUENCE EN INSTRUMENTATION

6.6.1. PRINCIPE D'UN GÉNÉRATEUR SYNTHÉTISEUR VOBULATEUR

La figure 6.8 représente le schéma de principe très simplifié d'un générateur utilisant la synthèse indirecte itérative par la présence de six décades identiques. Les fonctions rencontrées sont les suivantes :

— **Chaîne de synthèse seule.** Lorsque les interrupteurs I_1 à I_7 sont en position haute, les six décades génèrent les pas de 1 Hz à 100 kHz. La fréquence à la sortie de l'ensemble de ces décades varie de 20,000 000 MHz à 20,999 999 MHz. Le multiplieur associé à son filtre passe-bas fournit un signal utile variant entre 000 000 Hz et 999 999 Hz modifié en amplitude par le module amplificateur A_2 et l'atténuateur de sortie.

— **Contrôle de niveau.** Une boucle d'asservissement contrôle le niveau de sortie (ALC : *Automatic Level Control*). Le principe de ce contrôle est identique à un CAG (Contrôle Automatique de Gain). La tension issue de l'amplificateur A_2 est redressée puis intégrée, fournissant à l'amplificateur A_1 une composante continue de commande. Le potentiomètre P_3 règle le niveau de sortie.

— **Modulation d'amplitude AM.** Un générateur basse fréquence (BF), interne ou externe au circuit pilote le multiplieur M_2 . Le signal de la porteuse à 20 MHz est modulé en amplitude.

— **Modulation de phase PM.** Le même signal, issu du générateur BF, est injecté dans le modulateur de phase M_3 qui fait varier la phase de la porteuse.

— **Modulation de fréquence FM.** Si tous les interrupteurs I_1 à I_7 sont en position basse, on obtient ce genre de modulation grâce au générateur auxiliaire lui-même modulé par le générateur BF et qui se substitue à la génération de synthèse.




Figure 6.8.

— **Recherche.** Cette opération consiste à faire varier de façon continue, la fréquence du signal de sortie dans une plage de 1 MHz, en commandant le générateur auxiliaire par une tension continue issue du potentiomètre P_2 .

— **Vobulateur.** La vobulation est une modulation de fréquence. On applique une tension de forme triangulaire à l'entrée BF extérieure et on vient ainsi moduler l'oscillateur auxiliaire. Ce procédé est très important car il permet de visualiser la réponse en fréquence d'un quadripôle sur un oscilloscope.

6.6.2. EXEMPLES ET PERFORMANCES DES SYNTHÉTISEURS DE FRÉQUENCE D'INSTRUMENTATION

Nous donnons trois schémas de principe d'appareils synthétiseurs rencontrés dans le domaine industriel. Ils utilisent les procédés de synthèse que nous venons de présenter dans ce chapitre.

— Figure 6.9 : synthétiseur incohérent de 1 à 39,999 MHz, modèle 1102 A de la société Polarad Electronic Instruments.

— Figure 6.10 : synthétiseur cohérent direct en VHF, modèle 5105 A/5110 B de la société Hewlett-Packard.

— Figure 6.11 : synthétiseur indirect à PLL, modèle DCR-30 de la société GI Electronic Systems Division.

Le tableau 6.5 « positionne » les principaux générateurs synthétiseurs dits économiques. Citons pour les générateurs de haut de gamme non présentés : 7100 (Adret), SMP-C (Rohde et Schwarz), 382 M-183-002 (Eaton-Ailtech), 6071 A (Fluke), 8642 A/B (Hewlett-Packard), 8663 A (Hewlett-Packard), 9087 (Racal-Dana).

6.7. LA SYNTHÈSE DE FRÉQUENCE EN RÉCEPTION RADIOÉLECTRIQUE

Nous avons vu que les synthétiseurs de fréquence, encore appelés VFO (*Variable Oscillator Frequency*), se substituent à l'oscillateur local de l'hétérodyne afin de fournir la fréquence intermédiaire FI. Nous présentons un exemple de réalisation de récepteur FM large bande*. Les caractéristiques de ce récepteur sont les suivantes :

— récepteur synthétiseur 88 à 108 MHz,

* Extrait de la revue *Mégahertz*, juillet-août 1983.




Figure 6.9. Synthétiseur incohérent de 1 à 39,999 MHz,
modèle 1102A de Polarad Electronic Instruments
(Extrait de Frequency synthesizers. Theory and Design, New York, John Wiley, 1976,
fig. 7.1., p. 430)




Figure 6.10. Synthétiseur cohérent direct en VHF, modèle 5105A/5110B de Hewlett Packard (Ibid., fig. 7.16., p. 449)




Figure 6.11. Synthétiseur indirect à PLL, modèle DCR-30 de General Instruments Corporation, Electronic Systems Division (*Ibid.*, fig. 7.19., p. 453)

Constructeur Référence	Fluke 6060 A	Hewlett- Packard 8656 B	Marconi 2019 A	Marconi 2022	Adret 740	Rohde & Schwarz SMS28
Gamme de fréquence	0,1 à 1050 MHz	0,1 à 990 MHz	0,08 à 1040 MHz	0,01 à 1000 MHz	0,1 à 1120 MHz	0,1 à 1040 MHz
Résolution	10 Hz	10 Hz	10 à 20 Hz	10 à 100 Hz	10 Hz	100 Hz
Stabilité	0,5 ppm/mois	2 ppm/an	0,1 ppm/mois	0,1 ppm/mois	10 ⁻⁷ /jour	10 ⁻⁶ /mois
Temps de commutation	< 100 ms	150 ms	100 ms	100 ms	20 ms	40 ms
Niveau de sortie	-137 à + 13 dBm	-127 à + 13 dBm	-127 à + 13 dBm	-127 à + 6 dBm	-129,9 a + 13 dBm	-137 à + 13 dBm
Précision du niveau de sortie	± 1,5 à ± 3 dB	± 1 à ± 1,5 dB	± 1 à ± 2 dB	± 1 à ± 2 dB	± 1 à ± 2 dB	± 0,5 à ± 0,1 dB
Protection inverse	50 W (option)	50 W	50 W	25 W	50 W	30 W
Modes de modulation AM FM Phase Impulsion	0 à 99 % 0 à 99,9 kHz non précis non précis	0 à 99 % 0 à 99 kHz non précis non précis	0 à 99 % 0 à 10,4 MHz 0 à 10 RAD option	0 à 99,5 % 0 à 99,9 kHz 0 à 10 RAD non précis	0 à 99,9 % 0 à 199,9 kHz 0 à 19,99 RAD option	0 à 95 % 0 à 125 kHz 0 à 5 RAD non précis
Source interne de modulation	400 et 1000 Hz	400 et 1000 Hz	0,3-0,4-0,5-1-3 et 6 kHz	1000 Hz	400 Hz et 1 kHz	400 Hz ou 1kHz
Rais parasites harmoniques non harmoniques	-30 dBc -60 dBc	-25 dBc -60 dBc	-20 dBc -70 dBc	-25 dBc -40 dBc	-25 dBc -65 dBc	-30 dBc -60 dBc
Bruit de phase à 100 Hz à 10 kHz à 20 kHz à 100 kHz } de la porteuse	- 77 dBc (TYP) -106 dBc (TYP) -118 dBc (TYP) -135 dBc (TYP)	- 80 dBc (TYP) -114 dBc (TYP) -118 dBc (TYP) -118 dBc (TYP)	-114 dBc (TYP) -122 dBc (TYP) -135 dBc (TYP)	-115 dBc (TYP) -121 dBc (TYP)	- 90 dBc -120 dBc -120 dBc -130 dBc	-120 dBc -145 dBc
Prix	49 000 F	70 800 F	63 700 F	39 500 F	65 800 F	66 000 F

- fréquence intermédiaire 10,7 MHz,
- oscillateur local 77,3 MHz à 97,3 MHz,
- fréquence du VCO, de 25,766 MHz à 32,433 MHz suivi d'un tripleur de fréquence,
- pas de 100 kHz,
- fréquence du quartz 4,266 MHz.

L'étude est faite en trois étapes :

- le récepteur classique avec oscillateur local ajustable,
- l'oscillateur synthétisé, utilisant un circuit MC 145 151,
- la commande du synthétiseur et l'affichage digital des fréquences.

6.7.1. LE RÉCEPTEUR CLASSIQUE (figure 6.12)

Il est constitué, d'une part, d'un étage HF possédant un amplificateur d'entrée, un oscillateur local ajustable en fréquence et un mélangeur, d'autre part du circuit récepteur intégré, le SL 6640 de Plessey.

— L'étage HF comporte un transistor FET à double grille. L'une reçoit le signal issu de l'antenne, l'autre assure la polarisation.

— L'oscillateur local est construit autour d'un transistor à effet de champ de référence J310 et monté en oscillateur Clapp de stabilité excellente. La fréquence de sortie peut, par ajustement, varier d'une cinquantaine de mégahertz (90 à 140). Rappelons que :

$$f_{os} = f_e + 10,7 \text{ MHz}$$

où f_{os} est la fréquence de l'oscillateur local et f_e la fréquence de la station désirée.

— Le mélangeur utilise lui aussi un transistor FET à double grille. La première reçoit le signal de fréquence f_e et la deuxième le signal de l'oscillateur local de fréquence f_{os} . La sortie de ce mélangeur attaque un filtre de fréquence intermédiaire calé sur 10,7 MHz.

— Le bloc réception, intégré, est à multiples fonctions. Il présente un amplificateur moyenne fréquence, un détecteur de quadrature, une commande de squelch et un amplificateur basse fréquence. L'évolution des circuits intégrés étant permanente, **on trouve chez Philips le TDA 7000 dont la partie HF est incluse**. Une extension de ce récepteur peut être appliquée pour :

- la bande FM aviation de 110 MHz à 136 MHz,
- la bande étroite FM de 144 MHz à 146 MHz pour la marine et les radiotéléphones,
- les talky-walky au pas de 145 kHz...




Figure 6.12.

(Document Mégahertz, juillet-août 1983, p. 26)

6.7.2. LE RÉCEPTEUR SYNTHÉTISÉ

La figure 6.13 représente l'oscillateur local synthétisé. Il est constitué du circuit MC 145 151 (présentant l'oscillateur de référence, le comparateur de phase et le diviseur programmable de retour), d'un VCO extérieur et d'un tripleur de fréquence de sortie. Le filtre passe-bas connecté à la borne 4 du circuit intégré fournit la composante continue d'erreur aux diodes Varicap de l'oscillateur Clapp. L'étage tripleur de fréquence est nécessaire, car il assure la liaison entre la sortie du VCO qui ne doit fournir qu'une fréquence voisine de 30 MHz au circuit intégré et le mélangeur qui travaille autour de 90 MHz. La fréquence du quartz est divisée par un nombre programmé et ramenée à une valeur de 33,333 kHz correspondant à celle du pas ($33,333 \times 3 = 100$ kHz).

6.7.3. COMMANDE DE SYNTHÉTISEUR ET AFFICHAGE DIGITAL

En fonction de l'excursion de fréquence prévue en sortie et de la valeur du pas, seules les bornes de programmation de 11 à 18 du circuit intégré sont utilisées (les bornes 19 et 20 étant en permanence au 1 logique). Le diviseur de retour de boucle évolue entre les valeurs 768 et 1024 permettant une fréquence de réception comprise entre 76,8 MHz et 102,3 MHz.

La recherche des stations s'effectue en commandant le synthétiseur par l'intermédiaire des bornes précitées. Une solution classique consiste à utiliser des compteurs-décompteurs. La figure 6.14 indique cette solution avec des circuits 74 C 193 pilotés par une horloge Up (augmentation de la fréquence) ou $Down$ (diminution de la fréquence). Pour matérialiser cette fréquence, nous utilisons un affichage digital (figure 6.15).

Quatre afficheurs et sept segments sont gérés par des compteurs décimaux 74 C 192. La synchronisation avec les commandes du synthétiseur s'effectue grâce au positionnement des compteurs 74 C 193. Lorsque ces derniers sont initialisés à zéro, la fréquence affichée est systématiquement de 87,5 MHz.

6.8. LA SYNTHÈSE DE FRÉQUENCE EN ÉMISSION RADIOÉLECTRIQUE

Le nombre de plus en plus important des émetteurs, dans les différentes bandes, de fréquences, conduit les commissions internationales à régler les fréquences d'émissions (exemple : contrôle permanent des ondes au centre




Figure 6.13.
(Document Mégahertz, juillet-août 1983, p. 29)




Figure 6.14.
(Document Mégahertz, juillet-août 1983, p. 34)




Figure 6.15.
(Document Mégahertz, juillet-août 1983, p. 34)

de Noiseau en France). Cette rigueur impose aux émetteurs une fréquence précise, stable mais pouvant se déplacer suivant une résolution relativement réduite. Cette fonction ne peut se réaliser qu'à l'aide de générateurs synthétiseurs encore appelés pilotes synthétisés. Les avantages en sont :

— **possibilité de très nombreux canaux au pas réduit** (voir liste descriptive des appareils de la société Adret),

— **en grandes ondes, vu les grandes puissances mises en jeu, la création d'interférences impose un décalage de quelques dizaines de hertz,**

— **en onde moyenne, synchronisation possible de tous les émetteurs à partir d'une source atomique extérieure** et ceci, à cause du grand nombre de programmes dans une bande autorisée réduite.

A titre d'exemple, établissons une liste succincte de pilotes d'émetteurs construits par la société Adret Electronique :

— **201 R**, de 50 kHz à 1 999,99 kHz au pas de 10 Hz, pour les grandes ondes et ondes moyennes

— **6203**, de 100 kHz à 32 MHz au pas de 1 Hz, pour les ondes courtes

— **502-503**, fréquence intermédiaire son 39,2 MHz et fréquence intermédiaire image 32,7 MHz pour les émetteurs télévision

De nombreux circuits intégrés, dont certains ont déjà été présentés, permettent de réaliser des pilotes synthétisés. On consultera les notices d'applications des constructeurs.

CHAPITRE 7

Réalisations et applications industrielles

Dans ce chapitre, de nombreuses applications des PLL sont présentées. Les sources sont issues de revues techniques spécialisées, notices constructeurs et réalisations tant industrielles que de laboratoire. La présentation en est relativement succincte ; il sera toujours intéressant de se reporter aux éventuelles références indiquées.

7.1. RÉALISATION D'UN SYNTHÉTISEUR DE FRÉQUENCE (Étude de laboratoire)

Ce synthétiseur de fréquence fonctionne de 1 à 99 kHz au pas de 1 kHz.

7.1.1. SCHÉMA DE PRINCIPE

La figure 7.1 représente ce synthétiseur de fréquence. En partant d'un oscillateur stabilisé par quartz et fonctionnant à une fréquence de 1 MHz, on obtient après division par 1 000, une fréquence de 1 kHz qui représente le pas. Le diviseur programmable de 1 à 99 permet d'obtenir à la sortie de ce montage un signal dont la fréquence est N fois 1 kHz, de 1 à 99 kHz. L'amplificateur de puissance permet de sortir en faible impédance (50 Ω).




Figure 7.1.

7.1.2. SCHEMA RÉEL ET DESCRIPTION DES ÉLÉMENTS (figure 7.2)




Figure 7.2.

— **Comparateur de phase.** C'est le comparateur 2 du circuit intégré 4046. Rappelons qu'il présente comme avantage de ne pas se verrouiller sur les harmoniques et d'être insensible au rapport cyclique.

— **Filtre passe-bas.** On n'utilise pas le réseau RC, à cause de l'instabilité en boucle fermée. C'est le réseau $R_1 R_2 C$ qui est retenu. La fonction de transfert de ce filtre est obtenue en associant à celui-ci le comparateur de phase travaillant à trois états.

$$\frac{U_0(p)}{\varphi(p)} = \frac{V_{DD}}{4\pi} \cdot \frac{1 + R_2 C p}{R_1 C p} = k_d \cdot F(p)$$

Rappelons que la fonction de transfert de la boucle est :

$$\frac{V_{DD}}{4\pi} \cdot \frac{1 + R_2 C p}{R_1 C p} \cdot k_0 \cdot \frac{1}{p} \cdot \frac{1}{N} = k_d \cdot F(p) \cdot k_0 \cdot \frac{1}{p} \cdot \frac{1}{N}$$

— **Diviseur programmable.** Il utilise deux boîtiers 4049 qui sont, pour cette application, câblés en décompteur synchrone décimal. Les roues codeuses sont connectées sur les entrées de prépositionnement. L'opérateur NI permet de démarrer à la valeur de prépositionnement.

— **Amplificateur de sortie.** C'est un amplificateur travaillant en commutation. Il utilise deux transistors fonctionnant en émetteur commun, permettant ainsi d'obtenir une tension de sortie la plus proche possible des valeurs d'alimentation. La résistance de 50Ω adapte la sortie pour une transmission par câble coaxial d'impédance caractéristique 50Ω .

7.1.3. CALCUL DES ÉLÉMENTS

— **Oscillateur contrôlé ou VCO.** L'alimentation du circuit intégré 4046 est dissymétrique, $V_{DD} = +15 \text{ V}$ et $V_{SS} = 0$. La fréquence centrale du VCO de 50 kHz (entre 1 kHz et 99 kHz) est obtenue pour une tension d'entrée u_0 de $V_{DD}/2$ soit $7,5 \text{ V}$. Le constructeur indique que les résistances autour du VCO doivent être comprises entre $10 \text{ k}\Omega$ et $1 \text{ M}\Omega$, et le condensateur C_1 plus grand que 50 pF . En prenant $C_1 = 1 \text{ nF}$, on trouve R_1 supérieure à $20 \text{ k}\Omega$. La solution retenue est donc $R_1 = 18 \text{ k}\Omega$ fixe en série avec $10 \text{ k}\Omega$ ajustable.

— **Filtre passe-bas.** Il est défini à partir de la fonction de transfert en boucle fermée :

$$\frac{f_s(p)}{f_c(p)} = \frac{\frac{1}{p} \cdot k_d \cdot F(p) \cdot k_0}{1 + \frac{1}{p} \cdot k_d \cdot F(p) \cdot k_0 \cdot \frac{1}{N}} \quad \text{avec } F(p) = \frac{1 + R_2 C p}{R_1 C p}$$

après vérification, on obtient :

$$\frac{f_s(p)}{f_c(p)} = \frac{N(1 + R_2 C p)}{1 + R_2 C p + \frac{N R_1 C p^2}{k_0 k_d}} = \frac{N(1 + R_2 C p)}{1 + 2 z_1 \frac{p}{\omega_1} + \frac{p^2}{\omega_1^2}}$$

On en déduit

$$\omega_1 = \sqrt{\frac{k_0 k_d}{N R_1 C}} \quad \text{et} \quad z_1 = \frac{R_2 C}{2} \sqrt{\frac{k_0 k_d}{N R_1 C}}$$

On sait que, pour $z = 0,7$, le dépassement de la grandeur de sortie est de 20 % pour une entrée en « échelon ». Le temps de réponse à 5 % a lieu pour $\omega_0 t_r = 4,5$. Si on s'impose un t_r inférieur à 20 ms, il vient :

$$t_r = \frac{4,5}{\omega_0} < 20 \text{ ms, soit } \omega_1 > 225 \text{ rad/s.}$$

Le comparateur 2 définit une bande passante à $2 \omega_1$ ou $4 \pi f_1$. Pour que celle-ci soit petite devant 1 kHz (par exemple 50 Hz), on prend :

$$2 \omega_1 = 4 \pi \cdot 50 \quad \text{donc} \quad \omega_1 = 314 \text{ rad/s.}$$

Ces deux calculs de ω_1 nous permettent de nous imposer une valeur. Prenons $\omega_1 = 300 \text{ rad/s}$.

— **Calcul de k_0 et k_d :**

$$k_0 = \frac{2 \pi f_0}{V_{DD}/2} \quad \text{et} \quad k_d = \frac{V_{DD}}{4 \pi}$$

$$k_0 k_d = f_0 = 50 \cdot 10^3, \text{ fréquence centrale du VCO.}$$

— **Calcul de R_1, R_2, C :**

à partir de la relation

$$\omega_1 = \sqrt{\frac{k_0 k_d}{N R_1 C}}$$

on obtient

$$R_1 C = \frac{k_0 k_d}{\omega_1^2 N_{\max}} = \frac{50 \cdot 10^3}{(300)^2 \cdot 99} = 6,17 \text{ ms,}$$

comme

$$z_1 = \frac{R_2 C}{2} \omega_1 = 0,7,$$

il vient

$$R_2 C = \frac{2 \cdot 0,7}{\omega_0} = 4,66 \text{ ms.}$$

Le rapport des résistances $\frac{R_2}{R_1}$ est de 0,755.

Nous retenons la solution suivante :

$$R_1 = 120 \text{ k}\Omega, R_2 = 100 \text{ k}\Omega \text{ et } C = 47 \text{ nF.}$$

7.2. RELAIS VHF UTILISANT UN SYNTHÉTISEUR DE FRÉQUENCE

(Epreuve de technologie et schéma de BTS en 1984.) Dans la gamme des très hautes fréquences (VHF), la propagation est très perturbée par le relief du terrain. Deux véhicules circulant de part et d'autre d'une montagne ne peuvent communiquer entre eux. La solution classique consiste à utiliser un émetteur-récepteur radioélectrique installé sur une hauteur et fonctionnant en modulation de fréquence (FM).

7.2.1. FONCTIONNEMENT DU RELAIS

- Le récepteur du relais est en attente permanente du signal d'émission des stations mobiles dont la fréquence porteuse f_1 est 145,025 MHz.
- L'émetteur du relais est réglé sur la fréquence de réception f_2 des stations mobiles soit $f_2 = 145,625$ MHz.
- L'écart des fréquences est, dans notre cas, de $f_2 - f_1 = 600$ kHz.

7.2.2. SCHÉMA FONCTIONNEL DU RELAIS (figure 7.3)




Figure 7.3.

— **Liaison récepteur-émetteur du relais.** L'émetteur est commandé par un signal d'appel de fréquence $1\,750\text{ Hz} \pm 20\text{ Hz}$ de durée 0,5 s minimum. Ce signal est émis par une station mobile.

— **Signal « Squelch ».** Le récepteur du relais fournit en permanence un signal au circuit logique de traitement. Ce signal est un 0 logique si la station est reçue, ou un 1 logique dans le cas contraire.

— **L'émetteur.** Après réception d'un signal d'appel, l'émetteur fournit son indicatif suivi d'une lettre « K », l'ensemble est codé en morse par un signal de fréquence 1 000 Hz (tonalité audiofréquence). L'émetteur est alors prêt à retransmettre n'importe quelle information présente sur son récepteur. Ce sont les normes PTT. A la fin de chaque message, le relais émet la lettre K en morse. Lorsque l'utilisation est prolongée, il doit émettre son indicatif toutes les cinq minutes, toujours suivi de la lettre K. Si aucune station mobile ne se sert du relais pendant plus de 30 secondes, celui-ci émet son indicatif puis coupe automatiquement son émetteur.

7.2.3. SYNTHÉTISEUR DE FRÉQUENCE

L'émetteur comprend entre autres :

- un oscillateur du type synthétiseur à boucle à verrouillage de phase (PLL),
- un oscillateur à quartz modulé en fréquence par diode Varicap,
- un mélangeur à diode Schottky.

La figure 7.4 représente le schéma fonctionnel de ce synthétiseur. La partie en trait mixte est caractérisée par la figure 7.5 où les références et connexions des circuits intégrés sont indiquées.

7.3. ÉMETTEUR DE RADIODIFFUSION A MODULATION DE FRÉQUENCE (FM)*

Les émetteurs de radiodiffusion à modulation de fréquence utilisaient voilà quelques années un oscillateur modulé à l'aide d'une diode Varicap au rythme de l'audiofréquence. Actuellement, la fréquence centrale est maintenue constante à l'aide d'une boucle à verrouillage de phase et une référence à

* Extrait d'un document provenant d'une station de radioémission FM.




Figure 7.4.




Figure 7.5.

quartz stabilisée. Les performances de ces émetteurs sont toutefois limitées par la caractéristique de bruit du fait de l'utilisation d'oscillateurs à **circuit LC modulés directement à la fréquence de sortie**. On améliore les caractéristiques de ces derniers en utilisant une fréquence modulée plus basse (en fréquence intermédiaire FI) qui est ensuite multipliée ou transposée en fréquence par mélange, afin d'obtenir la fréquence d'émission désirée. Ce système présente l'inconvénient de générer des fréquences harmoniques ou de battement pouvant gêner d'autres récepteurs. Une réglementation rigoureuse définit les seuils de perturbation. L'accroissement du nombre d'émetteurs FM et l'utilisation de récepteurs audiofréquences de très haute fidélité, conduit à améliorer les performances des équipements des émetteurs de radiodiffusion. Le système présenté ici est basé sur l'utilisation d'une boucle à verrouillage de phase permettant :

- le transfert de la modulation de fréquence d'un modulateur en fréquence intermédiaire FI vers l'oscillateur de sortie de la boucle en utilisant un mélangeur placé dans la boucle de retour,
- le filtrage des perturbations issues du modulateur,
- le choix de la fréquence (canal de sortie),
- le débruitage de l'oscillateur de sortie par la boucle linéaire d'asservissement,
- la démodulation du signal audiofréquence permettant un contrôle du signal modulant,
- l'utilisation d'une boucle numérique dont le rôle est de contrôler et maintenir le verrouillage, positionner automatiquement la fréquence de l'oscillateur et diriger ou non le signal de sortie vers les étages de puissance.

La figure 7.6 représente le schéma de principe de cet émetteur en modulation de fréquence. Nous trouvons les fonctions suivantes :

— **Modulateur de fréquence intermédiaire.** Ce modulateur utilise le principe de la modulation directe de l'oscillateur de sortie. La fréquence intermédiaire de 10,7 MHz améliore les performances de bruit de phase. Quel que soit le canal d'émission, aucun réglage d'excursion de fréquence n'est à effectuer.

— **Boucle à verrouillage de phase.** Elle comporte trois éléments :

- Un oscillateur de sortie commandé du type LC (VCO). Celui-ci présente deux entrées. Une entrée u_1 à modulation par diode Varicap qui permet la modulation des signaux audiofréquences. L'autre entrée u_2 , agissant aussi sur une diode Varicap, change la fréquence de sortie de l'oscillateur dans la bande FM d'émission.

- Un mélangeur du type à réjection de la fréquence image, voit à ses entrées les fréquences f_s et f_i et fournit en sortie uniquement la différence de ces fréquences.

- Un comparateur de phase linéaire à diodes dont les entrées correspondent à la fréquence du générateur de référence f_c et la fréquence de retour




Figure 7.6.

$f_s - f_i$. Rappelons qu'en mode verrouillé ces deux fréquences sont égales :

$$f_e = f_s - f_i$$

— **Générateur de fréquence de référence.** Ce générateur est constitué soit d'un ou plusieurs oscillateurs à quartz à des fréquences prédéterminées, soit d'un synthétiseur de fréquence.

— **Boucle numérique.** Ainsi qu'il a été précisé précédemment, cette boucle permet de gérer le fonctionnement de l'ensemble.

7.4. DÉMODULATION AM PAR DÉTECTION SYNCHRONE

Deux exemples sont proposés.

7.4.1. DÉMODULATION AM DE LABORATOIRE (*inspiré des travaux d'études scolaires*)

Le schéma de la figure 7.7 représente ce démodulateur AM. La fréquence du signal d'entrée v_e de 100 kHz est modulée par une autre fréquence inférieure au kilohertz. Les éléments rencontrés sont les suivants :

— **Une PLL 4046** précédée par un trigger de Schmitt 4093 qui permet la mise en forme du signal issu du potentiomètre P_1 . C'est le comparateur 2, comparateur numérique séquentiel qui est utilisé. Ce potentiomètre P_1 « centre » le signal d'entrée afin d'obtenir un basculement correct du trigger. Le potentiomètre P_2 fait varier la « phase » du signal carré obtenu à la sortie de la PLL par rapport au signal d'entrée v_e . L'alimentation de ces circuits intégrés étant entre 0 V (V_{DD}) et -15 V (V_{SS}), le signal de sortie évolue entre 0 V et -15 V.

— **Un amplificateur opérationnel programmable (OTA—Opérationnel Transconductance Amplifier)** de référence CA 3080. Ce composant, dont le courant de sortie est fonction de la tension différentielle d'entrée, est commandé en courant sur sa borne 5 par la tension v_e issue de la PLL. C'est un fonctionnement en commutation qui réalise la multiplication. Pour $v_e = -15$ V, l'OTA est bloqué et pour $v_e = 0$ il conduit avec une transconductance définie par :

$$6\,500 \mu\text{mho} \leq \frac{i_s}{\varepsilon} \leq 13\,000 \mu\text{mho}$$




Figure 7.7.

Le diviseur de tension d'entrée fournit une tension différentielle ε voisine de $v_e/100$. Le courant de sortie est converti en tension grâce à l'amplificateur opérationnel de référence 357.

— Un **intégrateur** restitue à sa sortie la composante basse fréquence modulatrice, après avoir éliminé la « porteuse ».

Rappelons le rôle important de P_2 . Ce potentiomètre permet de régler la phase du signal de sortie v_c de la PLL par rapport à celle du signal d'entrée v_e afin d'obtenir le maximum d'amplitude utile à la sortie générale. Un découpage correct des alimentations avec des condensateurs de 100 μF et 100 nF est nécessaire.

7.4.2. DÉMODULATION AM ET FM PAR CIRCUITS INTÉGRÉS SPÉCIALISÉS*

La figure 7.8 rappelle le principe des deux modulations. Deux circuits intégrés sont nécessaires : une PLL et une détection synchrone. Le schéma réel est indiqué sur la figure 7.9. Le circuit XR 2212 représente la PLL avec son comparateur de phase et son VCO en passant par le filtre passe-bas extérieur au circuit ; la détection synchrone est réalisée à partir du circuit XR 2228. La tension de référence interne au circuit précédent (XR 2212) permet de polariser les différentes fonctions (entre autres les multiplieurs).




Figure 7.8.

* Extrait d'une note d'application de EXAR.




Figure 7.9.

Nous retrouvons les connexions classiques correspondant à ces fonctions :

— **Pour le circuit XR 2212**, l'entrée est appliquée sur la borne 2. Le détecteur de phase voit le retour du VCO en 16. Ce détecteur fournit une tension en 10 qui est filtrée par le réseau passif R_0 , R_1 , C_1 et dirigée à l'entrée de l'oscillateur. L'information de démodulation FM est obtenue à la sortie de l'amplificateur opérationnel sur la borne 8.

— **Pour le circuit XR 2228**, les entrées du multiplieur correspondent aux bornes 5 et 2. La sortie sur la borne 16 est dirigée vers le filtre passe-bas et un amplificateur adapteur. Le signal démodulé AM est alors disponible sur la borne 11.

L'alimentation de cet ensemble peut être unique et comprise entre 10 V et 20 V. Les éléments passifs sont définis à partir de la fréquence porteuse comprise entre 1 kHz et 300 kHz. Indiquons quelques relations :

- $f_0 = \frac{1}{R_0 C_0}$, fréquence centrale du VCO avec $R_0 \simeq 20 \text{ k}\Omega$.
- R_1 détermine la plage de maintien Δf .
- $R_1 = R_0 \left(\frac{f_0}{\Delta f} \right)$ et $C_1 = \frac{C_0}{2}$.
- R_2 et C_2 sont les éléments du filtre passe-bas de la détection FM définis à partir de la relation :

$$f_2 = \frac{1}{2 \pi R_2 C_2}$$

où f_2 est la bande passante de cette démodulation.

- R_{F1} et R_{F2} permettent le réglage du gain de chaque amplificateur de sortie.
- R_X ajuste le gain du multiplieur.
- C_3 associée à la résistance interne de 5 k Ω du multiplieur permet le filtrage du signal de sortie AM.

Afin d'obtenir des informations complémentaires concernant cette application, il faut consulter les notices respectives de circuits intégrés XR 2212 et XR 2228.

7.5. RÉALISATION D'UN MODEM

Un modem est un modulateur-démodulateur pour transmission de signaux digitaux sur une seule ligne de télécommunication. C'est l'application classique d'échanges entre deux ordinateurs par le biais d'une ligne téléphonique. Ce procédé utilise le « glissement » de fréquence FSK (*Frequency Shift Keying*). Plusieurs principes de modems peuvent être rencontrés. Nous citons les deux principaux en technologie analogique.

— **Oscillateurs et filtres.** Le modulateur est constitué de deux oscillateurs sélectionnés par l'une des deux valeurs binaires de l'information numérique par le biais d'opérateurs ET. Le démodulateur est constitué de deux filtres sélectifs accordés sur les deux fréquences d'émission permettant la restitution de l'information numérique. La figure 7.10 présente ce principe.




Figure 7.10.

— **Modulateur et démodulateur à PLL.** Le modulateur est un double oscillateur intégré présentant une sortie commune. La fréquence est définie à partir d'éléments RC et sélectionnée par l'information numérique d'entrée. Le démodulateur est un circuit intégré PLL dont l'information de sortie est obtenue à partir du filtre passe-bas (principe de la démodulation de fréquence). Nous indiquons un exemple concret de ce dernier principe (note d'application AN-01 documentation EXAR).

La figure 7.11 représente le modulateur FSK réalisé avec un circuit XR 2206. Deux formes de signaux sont possibles : carrés et sinusoïdaux. Le




Figure 7.11.

signal numérique d'entrée est appliqué sur la borne 9. La fréquence haute est définie par $\frac{1}{R_6 C_3}$ en Hz, la fréquence basse par $\frac{1}{R_7 C_3}$. Les résistances R_6 et R_7 sont comprises entre 10 k Ω et 100 k Ω . La tension de commande appliquée sur la borne 9 doit être de 0 V pour 0 logique et 12 V pour le 1 logique.

La figure 7.12 représente le démodulateur FSK réalisé avec un circuit XR 2211. Ce circuit, dont les sorties sur les bornes 5-6-7 sont compatibles TTL ou CMOS, fournissent les informations FSK (borne 7) et détection de porteuse, c'est-à-dire présence de fréquence haute ou basse (borne 5-6). La dynamique du signal d'entrée sur la borne 2 peut être très variable (de 2 mV à 3 V efficaces). La fréquence centrale est définie par $f_0 = \frac{1}{R_4 C_1}$ en Hz.




Figure 7.12.

La plage de verrouillage est déterminée par la relation $|\pm \Delta f| = \Delta f = \frac{R_4}{R_5} f_0$ en Hz. La plage de capture $\pm \Delta f_c$ est limitée par la valeur du condensateur C_2 en relation avec R_5 . En général, dans les modems, $\Delta f_c = 80\%$ à 99% de $\Delta f.2$

Le coefficient d'amortissement z détermine le dépassement à une réponse en forme d'échelon et est défini par la relation :

$$z = \frac{1}{4} \sqrt{\frac{C_1}{C_2}}, \text{ en général } z \simeq 0,5.$$

La constante de temps du filtre de sortie est $\tau = R_F C_F$. Elle est approximativement égale au tiers du nombre de bauds par seconde (300 bauds/s représentent $\tau \simeq 1$ ms). Un tableau de valeur ainsi que des

exemples d'applications sont donnés dans la notice dont la référence est précitée.

7.6. NAGIVATION ET POSITIONNEMENT PAR SATELLITES*

Le positionnement d'un mobile (bateau, avion) s'effectue par de nombreux systèmes électroniques. Le dernier en cours d'étude s'appelle le NAVSTAR-GPS dont le sigle GPS veut dire *Global Positioning System*. Il correspond à un déplacement de dix-huit satellites NAVSTAR couvrant la surface du globe et permettant de fournir un positionnement à quatre dimensions : la latitude, la longitude, l'altitude et l'heure. Chaque satellite émet des porteuses modulées en BPSK ou DPSK. Démoduler ces porteuses ne peut s'effectuer que de deux manières :

- par boucle de Costas (vue au paragraphe 5.1.2),
- par boucle à élévation au carré.

La boucle de Costas est préférée à la boucle à élévation au carré car elle est moins sensible au glissement de fréquence dû à l'effet Doppler.

7.6.1. PRÉSENTATION DES DIFFÉRENTES MODULATIONS

Elles utilisent toutes la modulation par saut de phase appelée encore PSK (*Phase Shift Key*). On rencontre :

- La modulation BPSK (*Bi Phase Shift Key*). La phase de la porteuse tourne de 180° chaque fois que le signal modulant présente une transition.
- La modulation DPSK (*Differential Phase Shift Key*). La phase de la porteuse tourne de 180° chaque fois que le signal modulant passe à 1.

La figure 7.13 représente les différents signaux :

- 7.13 a-porteuse non modulée,
- 7.13 b-signal modulant,
- 7.13 c-signal modulé en BPSK,
- 7.13 d-signal modulé en DPSK.

* Extrait de *Toute l'électronique*, n° 510, janvier 1986, p. 42, n° 511, février 1986, p. 54 et n° 512, mars 1986, p. 48.




Figure 7.13.

7.6.2. LA DÉMODULATION PAR BOUCLE DE COSTAS

Nous ne présentons pas la démodulation par boucle à élévation au carré, comme nous l'avons dit précédemment, elle est moins utilisée que la boucle de Costas. Cette dernière est représentée sur la figure 7.14.




Figure 7.14.

Soit un signal $e(t)$, modulé en PSK de la forme $\sqrt{2} A \cos(\omega_0 t + \varphi_p)$ avec $A = \pm 1$ en fonction du saut de phase équivalent à un changement de signe de l'amplitude. Le VCO fournit $u_1(t) = \sqrt{2} \cos(\omega_0 t + \varphi_r)$. Le multiplieur nous donne à sa sortie :

$$u_2(t) = e(t) \cdot u_1(t) = A \cos(2\omega_0 t + \varphi_p + \varphi_r) + A \cos(\varphi_p - \varphi_r).$$

Or, comme l'erreur de phase de certains comparateurs peut être nulle, $\varphi_r = \varphi_p$ et $\cos(\varphi_p - \varphi_r) = 1$. Le terme à pulsation $2\omega_0$ étant supprimé par les filtres passe-bas F_1 et F_2 , on trouve en S le signal numérique $A = \pm 1$ et en U la valeur $A \cos(\varphi_p - \varphi_r) = A \cos \varphi$. Un même raisonnement peut se faire dans la branche inférieure dite en quadrature à cause du déphaseur $\pi/2$. Au point V , on trouve une tension $A \sin(\varphi_p - \varphi_r) = A \sin \varphi$ et en W , le produit des signaux obtenus en U et V soit :

$$A \cos \varphi \cdot A \sin \varphi = \frac{A^2}{2} \sin 2\varphi = \frac{1}{2} \sin 2\varphi$$

(en modulation PSK, A étant égal à ± 1 nous avons $A^2 = 1$).

7.7. ASSERVISSEMENT DE PHASE ENTIÈREMENT NUMÉRIQUE*

Nous trouvons ici une application très particulière de l'asservissement de phase, dans le sens où il n'y a ni filtre passe-bas à la sortie du comparateur de phase, ni VCO. Son auteur indique que ce procédé peut avoir de multiples applications, dont celle présentée, qui consiste à améliorer le taux d'erreurs apporté par une transmission ionosphérique utilisant la modulation FSK-NRZ (modulation par décalage de fréquence, sans retour à zéro). La transmission FSK est, à l'émission, synchrone d'un signal de fréquence 150 Hz issu d'une horloge très stable. A la réception, une autre horloge à 150 Hz, elle aussi synchrone de celle de l'émission, permet de restituer le signal avec un minimum d'erreur. La figure 7.15 illustre cette acquisition de donnée :

- a - signal reçu, perturbé,
- b - horloge du récepteur,
- c - signal resynchronisé.




Figure 7.15.

On peut définir d'une manière très élémentaire le principe de fonctionnement de cet asservissement à partir de la figure 7.16. Un oscillateur très stable délivre un signal de fréquence 300 kHz divisé par 2 puis par 8 (soit 150 kHz et 18,75 kHz). La fréquence de 150 kHz est ensuite divisée par 1 000 afin de fournir un signal de 150 Hz comparé en phase avec les impulsions régénérées à partir du message reçu (150 Hz). Le comparateur de phase est sensiblement identique au circuit 4044 présenté au paragraphe 3.1.2.3. Le OU exclusif associé aux inverseurs (figure 7.17) produit des impulsions de 30 ns à chaque transition du signal d'entrée. Ces impulsions déclenchent des bascules JK

* Extrait d'un article paru dans *Electronique et Applications Industrielles*, n° 243, novembre 1977.

fonctionnant en bistable. Le rattrapage de phase du signal de sortie par rapport au signal d'entrée correspond à un retrait ou à un ajout d'une ou plusieurs périodes du signal d'horloge de fréquence 300 kHz.




Figure 7.16.




Figure 7.17.

7.8. RECHERCHE DE STATIONS RF, VHF, UHF PAR SYNTHÉTISEUR

7.8.1. RECHERCHE AUTOMATIQUE VHF-UHF POUR RÉCEPTION TV

7.8.1.1. Principe de fonctionnement

Le tuner d'un récepteur de télévision reçoit toutes les fréquences d'émission dans les bandes VHF-UHF. Comme ces fréquences sont très élevées, on passe par hétérodyne (mélangeur) à des fréquences plus facilement utilisables, appelées fréquences intermédiaires (FI). Les amplificateurs FI travaillent toujours dans une bande de fréquence constante. De ce fait, si le mélangeur de deux signaux, l'un d'entrée de fréquence f_{e1} , l'autre issu d'un oscillateur local stable f_{os} , fournit la différence $f_{e1} - f_{os}$, et que cette différence correspond à la bande de la fréquence intermédiaire FI, seule l'information à porteuse f_{e1} est sélectionnée.

Dans les tuners classiques, pour chaque canal (chaîne), on règle la fréquence de l'oscillateur local en ajustant une capacité variable, ce qui permet de sélectionner la fréquence d'émission sachant que la différence (FI) est constante. Dans les tuners à synthétiseurs, il y a un défilement de la fréquence de l'oscillateur local, celui-ci utilisant une PLL dont le diviseur de retour est programmable par compteur (ou manuellement). La figure 7.18 illustre ce principe et on se reportera au chapitre 6, qui traite ce sujet.




Figure 7.18.

7.8.1.2. Circuits spécialisés

De nombreux fabricants de circuits intégrés proposent des synthétiseurs pour récepteur TV. Nous donnons un exemple (et il en existe beaucoup d'autres sur le marché) de circuit PLL de résolution 125 kHz (le pas de référence SDA 2112-2 de chez Siemens (figure 7.19)¹.




Figure 7.19.

(Document Siemens, ICS for Entertainment Electronics Databook, 1984-85, p. 196)

Ce circuit, piloté par microprocesseur, présente un oscillateur interne stabilisé par quartz. La tension de sortie du filtre passe-bas (borne 11) vient polariser une diode Varicap de l'oscillateur local du tuner qui représente le VCO de la boucle PLL. Une remarque fondamentale s'impose : le pas du synthétiseur est défini de manière à assurer la meilleure précision de réglage du canal. On retrouve le même procédé pour la recherche des stations en radiofréquence.

1. Cf. ICS for Entertainment Electronics, Data Book 1984, 1985.

7.8.2. RECHERCHE AUTOMATIQUE RF POUR RÉCEPTEUR RADIO-FRÉQUENCE

Nous présentons pour cette application de la PLL, le circuit SDA 2120 de chez Siemens (figure 7.20). C'est un circuit à double fonction, puisqu'il permet la recherche des stations FM et AM. Il est piloté par microprocesseur




Figure 7.20.


(Document Siemens, ICS for Entertainment Electronics-Databook, 1984-85, p. 223)

et présente deux boucles indépendantes, donc deux filtres passe-bas polarisant les diodes Varicap des oscillateurs locaux FM et AM. Ces oscillateurs fournissent une fréquence de retour aux bornes 4 (FM) et 5 (AM). L'accord est effectué lorsque la fréquence intermédiaire correspond à la bande passante prévue à cet effet.

7.9. GÉNÉRATEURS DE SIGNAUX TRIPHASÉS*

C'est un générateur de signaux sinusoïdaux, déphasés l'un par rapport à l'autre de 120° , et de fréquence variable de 2 Hz à 70 Hz. Le schéma de principe est indiqué sur la figure 7.21. Une horloge H à fréquence variable pilote un compteur en anneau dont les trois sorties sont décalées l'une de l'autre de $T/3$. T étant la période du signal utile. A chacune de ces sorties est connectée une PLL ; le VCO fournit alors le signal sinusoïdal. La figure 7.22 représente le schéma d'une voie. Le comparateur de phase est un circuit MC 4044. Le filtre passe-bas est un intégrateur à transistor. Le VCO est constitué d'un générateur de fonction intégré : le circuit 8038, modulé en fréquence par la composante continue du filtre précité (vobulation sur la borne 8). Deux sorties de ce VCO sont utilisées :

- le signal carré, permettant de piloter en commutation le transistor de la boucle de retour et
- le signal sinusoïdal d'utilisation.



* Extrait d'un article paru dans *Electronique Applications*, n° 9, p. 47.




Figure 7.22.
(Document Electronique Applications, n° 9, p. 51)

7.10. COMMANDE DE THYRISTORS POUR REDRESSEMENT N PHASÉ*

Cette étude consiste à réaliser un montage permettant de commander des thyristors dans les fonctions de redressement à secteurs monophasés ou triphasés. Le montage est aussi prévu pour commander une machine synchrone autopilotée sur une large plage de vitesse, en utilisant comme référence une des tensions statoriques.

La figure 7.23 indique le schéma de principe, alors que la figure 7.24 représente le schéma réel. On peut en faire une analyse succincte :

— Le signal de référence à 50 Hz est filtré à l'aide d'un filtre passe-bas du troisième ordre utilisant l'amplificateur opérationnel TL 084 puis remis en forme (signal uniquement positif grâce à la diode).




Figure 7.23.

* Extrait d'un article de la revue *Electronique de Puissance*, n° 10, p. 54.




Figure 7.24.
(Document Electronique de Puissance, n° 10, p. 58)

— Le circuit PLL travaille en multiplicateur de fréquence (circuit 4046 et retour par compteur diviseur 4020). La fréquence générée à la sortie est de $2^{10} \times 50$ Hz, elle représente le quantum de déphasage souhaité.

— Le convertisseur analogique numérique CAN est réalisé avec le circuit AD 570. Le signal à convertir est issu de l'entrée analogique translatée. Le début de conversion est piloté par la sortie 1 du comparateur de fréquence du circuit 4046 et l'autorisation d'un microprocesseur. La fin de conversion est appliquée à un monostable 4047.

— Les informations numériques du CAN viennent adresser la mémoire 2716 qui est programmée de manière à linéariser la commande des thyristors (fonction arc cosinus bien connue des électroniciens de puissance). Les données de cette mémoire REPR0M représentent la valeur de prépositionnement du décompteur 40103. Celui-ci décompte d'une valeur numérique (à l'image de l'entrée analogique) vers 0 à chaque synchronisation de la référence. Le début du décomptage est assuré par le monostable 4047 déjà cité (lorsque la conversion analogique est terminée). Le signal d'horloge provient de la sortie du multiplieur à PLL en passant par le diviseur par 2 du circuit 4027 (bascules JK).

— Le circuit de séquençement est constitué du compteur 4020, piloté par l'horloge PLL, et d'une mémoire 2716 qui renferme les informations de commandes des différentes configurations des redresseurs. Le circuit 74LS14B permet d'adresser cette mémoire en fonction de la partie puissance utilisée. La remise à zéro (RAZ) du compteur 4020 est obtenue pour chaque cycle du décompteur 40103 en passant par le deuxième monostable 4047.

— Le circuit de commande des thyristors est assuré par un transformateur alimenté par un transistor à effet de champ MOS (*cf.* notre ouvrage *Electronique industrielle*).

7.11. FILTRE RÉJECTEUR-SUIVEUR*

C'est l'étude d'un filtre réjecteur de fréquence parasite issue du secteur, le 50 Hz. Lorsque cette fréquence est à l'intérieur de la bande passante de travail d'un montage électronique il est nécessaire de la supprimer. Toutefois deux conditions s'imposent :

- **une très bonne réjection,**
- **une bande très étroite.**

Il est difficile de réaliser un filtre réjecteur classique satisfaisant à ces deux conditions, sachant que la fréquence parasite peut se déplacer (la norme EDF donne $\Delta f = 1$ Hz soit $49,5 \text{ Hz} \leq f \leq 50,5 \text{ Hz}$).

Dans un premier temps, on étudie le filtre seul. La structure utilisée est celle à variable d'état (figure 7.25).

* Extrait de la revue *Electronique Applications*, n° 46, p. 27.




Figure 7.25.

La fonction de transfert s'écrit alors :

$$\frac{S(p)}{E(p)} = \frac{1 + R_1 C_1 R_2 C_2 p^2}{1 + \frac{R_5 C_6}{R_5 + R_4} \left(\frac{2}{R_6} + \frac{1}{R_3} \right) p + R_1 C_1 R_2 C_2 p^2}$$

où la fréquence de réjection est :

$$f_0 = \frac{1}{2 \pi R_1 C_1 R_2 C_2}$$

Après amélioration de cette structure, la réjection à 50 Hz est de 54 dB pour une largeur de bande de $\pm 1,25$ Hz.

Dans un deuxième temps, on définit la méthode permettant de faire varier cette fréquence de réjection. Il faut agir sur les éléments $R_1 - R_2$ ou $C_1 - C_2$. L'intervention la plus simple consiste en une commande en tension. Trois solutions sont possibles :

— Utilisation d'un transistor à effet de champ travaillant dans sa zone résistive. Dans ces conditions, la tension appliquée ne peut dépasser quelques dizaines de millivolts.

— Utilisation d'une diode Varicap polarisée en inverse. La loi de variation de la capacité équivalente n'est pas linéaire pour de grands signaux.

— Utilisation d'un multiplieur analogique ; c'est la solution retenue.

La figure 7.26 en indique le principe. Un multiplieur voit à ses entrées, une tension utile v_e et une composante continue V (on suppose, pour simplifier que le coefficient multiplicateur K est égal à 1). Ce multiplieur fournit un signal $u = V \cdot v_e$, à une résistance R qui serait la résistance d'entrée d'un montage inverseur à amplificateur opérationnel, la tension u est aux bornes de la résistance R . On en déduit le courant i :

$$i = \frac{u}{R} = \frac{V \cdot v_e}{R} = \frac{v_e}{R'}$$

Cet ensemble « multiplieur et résistance » est équivalent à une résistance

$$R' = R/V.$$

Il faut maintenant trouver le circuit permettant de fournir une tension V proportionnelle à la variation de fréquence : c'est la PLL dont on utilise la tension de sortie du filtre passe-bas. La figure 7.27 représente le schéma




Figure 7.26.




Figure 7.27.
(Document Electronique Applications, n° 46, p. 37)

complet correspondant à cette réalisation. Nous rencontrons les fonctions suivantes :

- Les amplificateurs opérationnels 1-2-3-4-5 représentent le filtre réjeteur.
- L'amplificateur opérationnel 6 permet la remise en forme du signal sortant de la partie passe-bande du filtre universel.
- La PLL 4046 fournit son signal continu par l'intermédiaire des amplificateurs 7 et 8 dont les fonctions sont respectivement amplificateur et filtre passe-bas.
- L'amplificateur opérationnel 9 travaille en translateur de tension et pilote les multiplieurs.

7.12. COUPLÈMÈTRE A DÉTECTION OPTIQUE*

Un couplemètre utilise le principe de la mesure de la torsion d'un arbre dans sa zone d'élasticité. Le capteur utilisé dépend de la précision de la mesure. On rencontre comme capteurs, soit les transformateurs différentiels, soit les jauges de contraintes. Plus modestement, on utilise des capteurs à transmissions de lumière. La figure 7.28 en donne le principe et la figure 7.29




Figure 7.28.

* Extrait de la revue *Electronique et applications*, n° 9, p. 55.




Figure 7.29.
 (Document Electronique Applications, n° 9, p. 53)

le schéma complet. Les capteurs sont constitués d'une diode infrarouge et d'un phototransistor. La remise en forme du signal est assurée par un *Nand trigger*. Le comparateur de phase utilisé est celui du circuit MC 4044. Le circuit 4121 travaille en monostable et les deux amplificateurs opérationnels en intégrateurs (filtre passe-bas de sortie).

7.13. ASSERVISSEMENT DE LUMIÈRE*

Dans les asservissements classiques de lumière, le signal d'erreur est généré par « comparaison de lumière ». Il est ensuite converti en signal analogique ou numérique. L'utilisation d'un capteur de phase permet :

- de supprimer la conversion du signal issu du capteur,
- d'améliorer la précision.

7.13.1. SCHÉMA FONCTIONNEL ET DESCRIPTION DES ÉLÉMENTS

Le schéma fonctionnel est représenté sur la figure 7.30 où chaque élément est parfaitement défini.




Figure 7.30.

- A_1 et A_2 sont des amplificateurs de tension.
- A_p est un amplificateur de puissance constitué de deux thyristors « montés en tête-bêche » et commandés par un circuit intégré TIC 1260-8207.
- Le projecteur présente les caractéristiques suivantes : tension nominale 220 V, puissance 1 kW.
- Le capteur est une photodiode.

* Extrait d'une thèse d'ingénieur.

- Le bloc I/U représente le convertisseur courant-tension défini par le schéma 7.31.
- Le VCO et le comparateur de phase font partie du circuit intégré PLL 4046.




Figure 7.31.

7.13.2. FONCTION DE TRANSFERT DE LA PARTIE PUISSANCE ET CAPTEUR

La particularité de cette boucle d'asservissement de phase réside dans la méthode d'étude de la fonction de transfert. Celle-ci est définie pratiquement en appliquant un échelon de tension au point E. A partir de l'obscurité, la réponse au point S est celle de la figure 7.32. On utilise la méthode de Strejct qui consiste à prendre la tangente au point d'inflexion et à déterminer les temps T_u et T_a . Nous aboutissons à la fonction :

$$H(p) = \frac{k e^{-dp}}{(1 + Tp)^n}$$

k : gain statique
 d : retard pur
 n : ordre




Figure 7.32.

Pour déterminer k , d et n on utilise le tableau 7.1.

Tableau 7.1.

n	T_u/T_a	T_a/T	T_u/T
1	0	1	0
2	0,104	2,7	0,28
3	0,218	3,7	0,8
4	0,319	4,46	1,42

La valeur de d est obtenue à partir de la relation :

$$d = T_u \left[\frac{T_u}{T_a \text{ réel}} - \frac{T_u}{T_a \text{ tableau}} \right]$$

La fonction de transfert pour cette application devient :

$$H(p) = \frac{V_s(p)}{V_E(p)} = \frac{0,76 \cdot e^{-0,06p}}{(1 + 0,4p)^2}$$

A partir d'un éclaircissement donné, cette fonction de transfert s'écrit plus simplement :

$$H(p) = \frac{V_s(p)}{V_E(p)} = \frac{k'}{1 + \tau p} = \frac{3,4}{1 + 0,18p}$$

7.14. DÉPLACEMENT DE FRÉQUENCE PROGRAMMABLE*

Cette étude d'application consiste à réaliser un déplacement de fréquence en programmant la variation de phase. La figure 7.33 donne le schéma général. On insère dans la boucle de retour d'une PLL 562 B un compteur en anneau dont les sorties sont multiplexées (8 en 1). Ce multiplexeur piloté par un compteur-décompteur fournit l'information de retour à la PLL. Le circuit travaille à une fréquence de 60 Hz (secteur américain). Deux sorties

* Extrait des *Notices techniques analogiques*, Signetics, 1978.




Figure 7.33.
 (Document Signetics, Notices techniques analogiques, 1978, fig. 9.84., p. 858)

sont utilisées, la sortie 2 qui représente la référence et la sortie 1 dont la fréquence est $60 \pm \frac{\Delta f}{8}$ Hz.

On remarque que la commande du multiplexeur (adressage) peut s'effectuer :

- soit statiquement pour un déphasage constant,
- soit par impulsions permettant d'obtenir des sauts de phase,
- soit par comptage ou décomptage.

On pourrait trouver pour ce montage les applications suivantes :

- **générateur à phase variable,**
- **commande d'un moteur synchrone à rattrapage de vitesse par accélération ou décélération.**

7.15. DÉTECTEUR DE MÉTAUX

La détection des métaux ferreux ou non ferreux consiste à exploiter la variation de fréquence d'un oscillateur à circuit LC dont L varie à l'approche d'un corps métallique. L'inductance d'une bobine est proportionnelle au coefficient de perméabilité μ du milieu et c'est ce coefficient qui évolue. La fréquence de sortie d'un oscillateur est $f_0 = \frac{1}{2\pi\sqrt{LC}}$. La variation relative

de cette fréquence, en fonction de la variation relative de l'inductance, est donnée par la relation :

$$\frac{\Delta f_0}{f_0} = -0,5 \frac{dL}{L}$$

En pratique, on trouve $10^{-4} \leq \Delta f_0/f_0 \leq 10^{-3}$, ce qui impose une grande sensibilité de mesure. Deux méthodes peuvent être rencontrées :

— **Méthode par mélange de fréquences** ou hétérodyne. La fréquence f_c d'un oscillateur local ultrastable est comparée à la fréquence f_0 de l'oscillateur du détecteur. On récupère la fréquence de battement.

— **Utilisation d'une PLL** qui fournit une tension continue à la sortie de son filtre passe-bas en relation avec la fréquence du signal d'entrée.

C'est ce deuxième principe que nous allons présenter avec deux applications.

7.15.1. APPLICATION AVEC PLL 4046 (figure 7.34)*




Figure 7.34.

L'oscillateur est du type Colpitts. L'inductance L représente le capteur. Le signal de sortie de l'oscillateur est appliqué à l'entrée de la PLL 4046 qui travaille en retour unitaire. La borne 10 de cette PLL fournit la tension de sortie du filtre passe-bas adapté en impédance grâce au suiveur intégré (voir schéma interne de cette PLL au chapitre 9). On pourrait directement exploiter cette tension qui représente la variation de la fréquence de l'oscillateur. Dans ce montage, elle est appliquée à l'entrée d'un circuit TCA 965 qui est un comparateur à seuils (société Siemens) et qui indique, grâce à des diodes électroluminescentes (DEL), la « quantité de métal ». L'inductance du capteur présente 50 spires disposées en rectangle de 20 cm × 10 cm. La fréquence d'oscillation se situe autour de 10 kHz.

* Extrait d'une étude de laboratoire.

7.15.2. APPLICATION AVEC PLL 565 (figure 7.35)*




Figure 7.35.

L'oscillateur est aussi du type Colpitts. Il délivre son signal à l'entrée de la PLL 565. La tension du filtre passe-bas (borne 7) est comparée à une tension de référence interne du circuit (borne 6) en utilisant un amplificateur différentiel constitué des transistors Q_4 et Q_5 . Pour accroître la sensibilité du montage

$$\left(\Delta u_0 = 0,5 \text{ V pour } \frac{\Delta f_0}{f_0} = 10^{-2} \right),$$

on utilise une source de courant extérieure, obtenue à partir des transistors Q_2 et Q_3 . On détecte la présence de corps de la manière suivante :

- pour du métal ferreux, la fréquence de l'oscillateur augmente, le galvanomètre indique une diminution de courant,
- pour du métal non ferreux, la fréquence de l'oscillateur diminue et le galvanomètre dévie en sens inverse.

* Extrait de la documentation Sigmetrics.

7.15.3. EXTENSION DE CE PRINCIPE

On peut étendre ce principe à d'autres applications (détection de présence de pièces de fabrication, alarmes...). D'autres schémas d'oscillateurs peuvent être rencontrés¹. L'un d'entre eux est représenté sur la figure 7.36.




Figure 7.36.

7.16. ASSERVISSEMENT DE VITESSE

L'asservissement de vitesse a été présenté au chapitre 5. Nous apportons quelques éléments technologiques et théoriques supplémentaires², ainsi qu'un exemple d'application pour un moteur de cabestan de magnétophone professionnel. Rappelons qu'un asservissement de vitesse classique utilisant une génératrice tachymétrique, présente une erreur « de position » en régime permanent. L'utilisation d'une boucle PLL permet d'annuler cette erreur grâce à une intégration. Le capteur le mieux adapté est le capteur optique, constitué d'un disque gravé, d'une source de lumière et d'un détecteur photosensible. Les avantages et inconvénients de cette boucle PLL peuvent être résumés ainsi :

— Le tachymètre optique est le meilleur transducteur qui soit. L'erreur indicielle est nulle et la vitesse très stable. Un synthétiseur de fréquence permet la commande de plusieurs vitesses sans utilisation de pièces mécaniques.

— La boucle peut être instable et met en œuvre une technologie relativement onéreuse.

1. Cf. *Oscillateurs et horloges*, à paraître.

2. Cf. F. Geiger, *Phaselock loops for DC motor speed control*, John Wiley and Sons, 1981.

Le schéma-bloc complet d'un tel asservissement peut être défini par la figure 7.37. Trois boucles parallèles interviennent en entrée pour les fonctions suivantes :

- une comparaison de vitesse (fréquence) réalisée par un convertisseur fréquence/tension,
- une intégration réalisée par un convertisseur digital-analogique piloté par un compteur-décompteur,
- une double intégration obtenue par circuit approprié. Ces trois informations sont dirigées vers le filtre passe-bas, puis vers le convertisseur tension/courant qui alimente le moteur.




Figure 7.37.

Un exemple simple d'application est indiqué sur la figure 7.38. C'est l'asservissement de vitesse d'un moteur de cabestan de magnétophone cité précédemment. Le signal de référence est obtenu à partir d'un oscillateur à




Figure 7.38.

quartz ultrastable. Ce signal est comparé au signal de retour issu d'un diviseur programmé en fonction des vitesses désirées. Le disque optique fournit un signal issu d'une cellule photosensible et remis en forme. Le filtre passe-bas est suivi d'un réseau correcteur permettant la stabilité de la boucle. Le moteur est commandé en courant.

Remarques :

Dans les asservissements actuels la commande de vitesse est pilotée par microprocesseur ; celui-ci contrôle tous les paramètres au travers de capteurs.

Si le sens de rotation du moteur doit être pris en compte, on se sert d'un détecteur dont un des principes utilise une bascule D à déclenchement sur front montant d'horloge, ainsi que l'indique la figure 7.39. La tension v_e est en avance par rapport à v_s pour un sens de rotation ; c'est l'inverse pour l'autre sens.




Figure 7.39.

7.17. LA PLL UTILISÉE EN MESURES ³

Deux exemples utilisant les boucles à verrouillage de phase sont présentés succinctement.

3. Cf. Tran Tien Lang, *L'Electronique des systèmes de mesures*, Paris, Masson.

7.17.1. MESURE DE DÉPHASAGE DE DEUX SIGNAUX (figure 7.40)




Figure 7.40.

Deux signaux v_1 et v_2 , de même fréquence et déphasés l'un de l'autre d'un angle φ , sont appliqués à l'entrée d'un circuit OU exclusif. Une PLL travaillant en multiplicateur de fréquence envoie 3 600 impulsions par période du signal d'entrée. Un ET logique reçoit les informations du OU exclusif et de la PLL et pilote un compteur. Celui-ci, pouvant compter les 3 600 impulsions en une période du signal d'entrée, affiche la valeur du déphasage avec une précision d'un dixième de degré, quelle que soit la fréquence d'entrée dans les limites technologiques de l'ensemble.

7.17.2. MESURE DE DÉBIT DE FLUIDE (figure 7.41)




Figure 7.41.

Le signal de sortie d'un oscillateur (signal ultrasonore) est appliqué à une électrode de contrôle du système et à une entrée du comparateur de phase. Le signal reçu sur l'autre électrode de ce même système est affecté d'un déphasage par rapport au signal incident qui dépend du déplacement du fluide. Le comparateur de phase associé à son filtre passe-bas fournit cette information de déphasage. En pratique, l'oscillateur d'entrée n'est autre qu'un VCO piloté par la sortie $s(t)$ du filtre et ce signal est analysé par un corrélateur.

7.18. RÉALISATION D'UN DÉPHASEUR $0-2\pi^*$

Nous donnons le schéma de principe du déphaseur sur la figure 7.42. Un signal $e(t)$ est appliqué à une PLL numérique dont le comparateur est à déphasage initial nul (PLL 1 et comparateur 2 du circuit 4046). Le retour non unitaire est réalisé au travers d'un compteur 8 bits. Les informations numériques issues de ce compteur sont dirigées vers un convertisseur




Figure 7.42.

* Extrait de la revue *Electronique et applications*, n° 9, p. 55.

numérique-analogique (CNA) à éléments passifs, réseau R-2 R. La grandeur analogique de sortie $s_1(t)$ évoluant symétriquement par rapport au zéro est comparée à une tension V_{Ref} issue d'un potentiomètre permettant le réglage du déphasage. La tension de sortie $s_2(t)$ du comparateur présente un rapport cyclique variable en fonction de la valeur de la référence. Pour obtenir un rapport cyclique de 0,5 on applique le signal $s_2(t)$ à l'entrée d'une seconde PLL (PLL 2 et comparateur 2 du circuit 4046) fonctionnant en multiplication de fréquence par 2. La sortie du diviseur de retour par 2 permet la remise en forme du signal exploité $s(t)$. N'oublions pas que le comparateur travaille sur fronts. Le déphasage des deux signaux d'entrée du comparateur est alors nul (erreur de phase nulle). L'évolution des tensions en différents points de montage est indiquée sur les graphes de la figure 7.43. On comprend bien le processus de « déphasage » φ entre $e(t)$ et $s(t)$.




Figure 7.43.

7.19. MESURE DE LA STABILITÉ D'UN OSCILLATEUR

Un oscillateur quasi-sinusoïdal est une fonction de l'électronique devant fournir une fréquence très stable. Les bruits électriques rendent difficile cette condition. Alors, amplitude et phase sont variables. Si la variation d'amplitude n'est pas gênante, la variation de phase (ou bruit de phase) l'est beaucoup plus. Pour mesurer l'écart de fréquence par rapport à la fréquence initiale, on utilise soit un analyseur de spectre soit une boucle à verrouillage de phase. La figure 7.44 correspond au schéma de principe. L'oscillateur fournit à l'entrée de la PLL un signal $e(t) = E \sin [\omega_0 t + \varphi(t)]$ où $\varphi(t)$ est un phénomène aléatoire lentement variable. Boucle verrouillée, le signal de retour est $s(t) = S \cos \omega_0 t$ (déphasage initial de $\pi/2$). La sortie du comparateur $u(t)$ est

$$u(t) = k e(t) \cdot s(t) = k' \sin [2 \omega_0 t + \varphi(t)] + k' \sin \varphi(t)$$

somme de deux termes :

- terme en $2 \omega_0 t$ dont la pulsation instantanée est $2 \omega_0 + \frac{d}{dt} \varphi(t)$,
- terme basse fréquence $k' \sin \varphi(t)$ équivalent à

$$k' \varphi(t) \quad \text{si} \quad \left| \frac{d}{dt} \varphi(t) \right| \ll \omega_0 t.$$

La mesure de $u(t)$ se fait avec un analyseur de spectre alors que celle de $u_0(t)$ est effectuée classiquement au voltmètre ou oscilloscope ou enregistreur. Il est fondamental que la bande passante du filtre passe-bas soit suffisante afin de ne pas atténuer le terme $k' \varphi(t)$.




Figure 7.44.

CHAPITRE 8

Exercices et manipulations

Ce chapitre présente quelques exercices avec leurs solutions complètes, et d'autres traités partiellement. L'ouvrage formant un ensemble cohérent, on pourra toujours se reporter aux endroits où calculs théoriques et applications numériques sont insérés. Les manipulations proposées sont élémentaires. Elle permettent aux techniciens qui veulent s'initier à la PLL (et qui possèdent un minimum de matériel) d'acquérir des notions fondamentales.

8.1 EXERCICES

8.1.1. PHASEMÈTRE A PLL

On se propose d'étudier la partie analogique d'un phasemètre à PLL dont le principe a été présenté au paragraphe 5.13.1. Pour une précision de $1,4^\circ$, le diviseur de retour est un diviseur par 256 soit 8 bits. Le schéma fonctionnel est celui de la figure 8.1. La **fréquence de fonctionnement est de 400 Hz**.





Figure 8.1.

Exercice 1 : Etude du comparateur de phase (figure 8.2).**Figure 8.2.**

Ce comparateur de phase utilise le principe du multiplieur à découpage. Les transistors travaillent en commutation pour des tensions V_{CE} positives puis négatives. Ceci impose une amplitude faible du signal d'entrée. On considérera les amplificateurs opérationnels parfaits.

— Quelle est la fonction de chaque module ?

— Représenter la tension de sortie $u(t)$ pour différents « déphasages » entre le signal d'entrée $e_1(t)$ et le signal de retour $e_2(t)$. On prendra successivement $\varphi = 0$, $\varphi = \pi/2$, $\varphi = \pi$.

— En ne considérant que la valeur moyenne u_0 de $u(t)$, représenter le graphe $u_0(\varphi)$.

— Déterminer la fonction de transfert $k_d = \frac{U_0}{\varphi}$ au voisinage de $0 (u_0 = 0)$.

Pour $e_2(t) = 5V$, les amplificateurs opérationnels 2 et 1 fournissent à leur sortie respectivement $s_2 = +5V$ et $s_1 = -5V$, ce qui assure la saturation du transistor T_2 et le blocage de T_1 . Si on imagine que ces transistors sont équivalents à des interrupteurs, l'amplificateur opérationnel 3 travaille suivant le schéma de la figure 8.3. On définit le gain en tension du montage en déterminant séparément les potentiels des entrées + et -. L'amplificateur opérationnel n'étant pas saturé ; ces potentiels sont sensiblement identiques :

$$e_+ = \frac{8}{18} \cdot e_1 \quad \text{et} \quad e_- = \frac{8}{18} \cdot u$$




Figure 8.3.

La relation $e_+ \simeq e_-$ nous permet d'écrire $u(t) \simeq e_1(t)$.

Ainsi, pour $e_2(t) = +5V$, le gain en tension $\frac{u}{e_1} = +1$.

Pour $e_2(t) = -5V$, nous avons la situation opposée pour les transistors :

$$\begin{aligned} s_2 &= -5V \text{ impose } T_2 \text{ bloqué ;} \\ s_1 &= +5V \text{ impose } T_1 \text{ saturé.} \end{aligned}$$

Le schéma équivalent pour l'amplificateur opérationnel 3 est celui de la figure 8.4. C'est le montage inverseur classique.




Figure 8.4.

Pour $e_2(t) = -5V$, le gain de tension $\frac{u}{e_1} = -1$.

La représentation des graphes des tensions, à partir du résultat précédent est aisée (figure 8.5). Il suffit en effet de positionner $e_1(t)$ et $e_2(t)$ et d'appliquer un gain de +1 pour $e_2 = +5V$ et -1 pour $e_2 = -5V$.

La valeur moyenne u_0 de $u(t)$ est alors :

$$- u_0 = \frac{10}{\pi} = +3,2V \text{ pour } \varphi = 0,$$

$$- u_0 = 0 \text{ pour } \varphi = \pi/2,$$

$$- u_0 = -3,2V \text{ pour } \varphi = \pi.$$

La fonction $u_0(\varphi)$ est une fonction cosinus :

$$u_0 = 3,2 \cos \varphi$$




Figure 8.5.

Pour en déterminer la fonction de transfert, on raisonne avec des faibles variations autour de $\varphi = \pi/2$ et on ne considère que la tangente (figure 8.6). Ainsi,




Figure 8.6.

$$\frac{d}{d\varphi} u_0 = -3,2 \sin \varphi$$

pour $\varphi = \pi/2$, $\frac{d}{d\varphi} u_0 = -3,2$

La fonction de transfert est alors

$$k_d = \frac{U_0}{\varphi} = -3,2 \text{ en V/rad}$$

Exercice 2 : Etude du déphaseur de $+\pi/2$.

Le comparateur de phase fournit une tension moyenne nulle pour un déphasage entre les signaux $e_1(t)$ et $e_2(t)$ de $-\pi/2$. Pour ramener ces deux signaux en phase (boucle verrouillée), il faut corriger l'entrée, c'est-à-dire ajouter un déphaseur de $+\pi/2$ (figure 8.7). Deux schémas peuvent être utilisés, le dérivateur non inverseur (figure 8.8) et le filtre passe-tout (figure 8.9).




Figure 8.7.




Figure 8.8.




Figure 8.9.

- Déterminer la fonction de transfert de chacun de ces circuits et représenter leur réponse en fréquence (diagramme de Bode).
- Quelle est la valeur du module et de la phase pour la fréquence de travail de 400 Hz ?
- Quels sont les avantages et inconvénients de ces deux circuits ?

Etude du circuit dérivateur : Les transformées de Laplace des tensions $v_e(t)$ et $e_1(t)$ sont $V_e(p)$ et $E_1(p)$ que l'on écrira $E(p)$ pour l'entrée du circuit et $S(p)$ pour la sortie. Le calcul de la fonction de transfert est effectué à partir de $E_-(p)$ et $E_+(p)$.

$$E_-(p) = \frac{1}{1 + RCp} \cdot S(p)$$

$$E_+(p) = \frac{RCp}{1 + RCp} \cdot E(p)$$

et comme $E_-(p) = E_+(p)$, il vient :

$$\frac{S(p)}{E(p)} = + RCp$$

La réponse en fréquence de cette fonction de transfert est représentée sur la figure 8.10.




Figure 8.10.

Etude du filtre passe-tout : Nous déterminons les expressions de $E_-(p)$ et $E_+(p)$.

$$E_-(p) = \frac{S(p)}{2} + \frac{E(p)}{2}$$

$$E_+(p) = \frac{RCp}{1 + RCp} \cdot E(p)$$

donc

$$\frac{S(p)}{2} + \frac{E(p)}{2} = \frac{RCp}{1 + RCp} \cdot E(p)$$

et

$$\frac{S(p)}{E(p)} = \frac{2 RCp - 1 - RCp}{1 + RCp} = - \frac{1 - RCp}{1 + RCp}$$

La réponse en fréquence de cette fonction de transfert est représentée sur la figure 8.11. La fréquence de cassure est

$$\frac{1}{2\pi RC} = \frac{1}{2\pi \cdot 3,98 \cdot 10^3 \cdot 10^{-7}} = 400 \text{ Hz}$$

Ainsi, à cette fréquence et pour les deux circuits,

- le module est de 1
- l'argument de $+\pi/2$.




Figure 8.11.

Dans les deux cas, les résistances et les condensateurs doivent être appairés. Pour le dérivateur, la phase est constante alors que le module varie, pour le filtre passe-tout, c'est l'inverse. On préférera toutefois ce dernier, car le circuit dérivateur présente une marge de phase insuffisante (voir l'ouvrage sur les amplificateurs opérationnels), donc oscillations parasites possibles.

Exercice 3 : Etude du filtre passe-bas

Afin de récupérer la composante continue d'erreur $u_0(t)$ du signal $u(t)$ issu du comparateur, on utilise un filtre passe-bas éliminant les composantes harmoniques qui sont de $2f_0$ et plus. Le filtre est actif et représenté sur la figure 8.12.

- Déterminer sa fonction de transfert.
- Représenter sa réponse en fréquence (diagrammes de Bode).
- Que vaut le module pour la fréquence $2 f_0 = 800 \text{ Hz}$?




Figure 8.12.

Le montage est à configuration inverseur, ainsi que l'indique la figure 8.13. La fonction de transfert s'écrit

$$\frac{S(p)}{E(p)} = - \frac{Z_2(p)}{Z_1(p)} = - \frac{R_2}{1 + R_2 C p} = \frac{U_0(p)}{U(p)}$$

comme $R_1 = R_2 = R$, il vient :

$$\frac{U_0(p)}{U(p)} = - \frac{1}{1 + RCp} = - \frac{1}{1 + 4 \cdot 10^{-3} p}$$




Figure 8.13.

Les diagrammes de Bode, module et argument, correspondant à cette fonction de transfert, sont représentés sur la figure 8.14. A remarquer qu'on n'a pas tenu compte du déphasage global de $-\pi$. La fréquence de cassure est

$$\frac{1}{2 \pi RC} = \frac{1}{2\pi \cdot 10^4 \cdot 4 \cdot 10^{-7}} = 40 \text{ Hz}$$

Pour une fréquence de 800 Hz, l'atténuation est de 26 dB, facilement calculable car la pente du diagramme asymptotique du module est de -20 dB par décade où -6 dB par octave (il y a une décade plus un octave entre 40 Hz et 800 Hz). Le module est donc

$$\left| \frac{S}{E} \right| = \left| \frac{U_0}{U} \right| = \frac{1}{20} = 0,05$$




Figure 8.14.

Exercice 4 : Etude du VCO.

Le schéma du VCO est représenté sur la figure 8.15. C'est un principe assez particulier qui utilise un relaxateur à transistor unijonction (UJT). On suppose que ce transistor présente un rapport intrinsèque $\eta = 0,5$




Figure 8.15.

- Donner le principe de fonctionnement de ce VCO.
- Pour une tension d'entrée $u_0 = 0$, déterminer la valeur de la résistance R, afin d'obtenir en sortie une fréquence de 102.400 Hz.
- Représenter le graphe de la valeur de la fréquence de sortie en fonction de la tension d'entrée u_0 .
- Déterminer la fonction de transfert de ce VCO :

$$k_0 = \frac{\omega_s}{u_0} \text{ en rad/s/V.}$$

L'amplificateur opérationnel pilote T_1 qui est un transistor PNP. La contre-réaction de ce sous-ensemble s'effectue sur l'émetteur. Ceci impose $s_1 = -u_0$. La tension aux bornes de la résistance R est :

$$u_R = 15 - s_1 = 15 + u_0.$$

Le condensateur C_1 se charge à courant I_0 constant. Le transistor unijonction conduit pour une tension

$$V_{EB2} = u_{C1} = 7,5 \text{ V} = \eta \cdot 15 \text{ V}.$$

Pendant cette conduction brève, apparaît une impulsion négative en s_2 qui est transmise sur la base du transistor T_3 saturant celui-ci. Ce processus permet d'obtenir des impulsions positives de 5 V à la sortie du VCO (v_s) afin de piloter une technologie TTL (justification de la résistance de 220 Ω). Les graphes des tensions $u_{C1}(t)$ et $v_s(t)$ sont représentés sur la figure 8.16. Le premier de ces graphes va nous permettre de déterminer l'expression de la fréquence du signal généré donc la valeur de la résistance.




Figure 8.16.

Pour $u_0 = 0$, nous avons $s_1 = 0$, $u_R = 15 \text{ V}$ et $I_0 = 15/R$. Le condensateur C_1 se chargeant à courant constant, l'expression de la tension u_{C1} à ses bornes est :

$$u_{C1} = \frac{1}{C_1} \int i(t) dt = \frac{1}{C_1} \int I_0 dt = \frac{15}{RC_1} \int dt$$

soit

$$u_{C1} = \frac{15}{RC_1} t + K$$

où K représente la constante d'intégration. Celle-ci est nulle si on considère la fonction $f(t)$ de la figure 8.16. Pour $t = T$, $u_{C1} = 7,5 \text{ V}$.

Ainsi :

$$7,5 = \frac{15}{RC_1} T = \frac{15}{RC_1} \cdot \frac{1}{f_s}$$

et

$$R = \frac{15}{7,5} \cdot \frac{1}{C_1 f_s} = 2 \cdot \frac{1}{10^{-9} \cdot 1,024 \cdot 10^5}$$

$$R \simeq 20 \text{ k}\Omega$$

La relation de la fréquence f_s en fonction de la tension u_0 est définie par

$$u_{C_1} = \frac{1}{C_1} \int \frac{15 + u_0}{R} dt$$

soit

$$7,5 = \frac{1}{RC_1} (15 + u_0) T = \frac{15 + u_0}{RC_1} \cdot \frac{1}{f_s}$$

donc

$$f_s = \frac{15 + u_0}{7,5 RC_1} = \frac{15 + u_0}{15 \cdot 10^{-5}}$$

et

$$f_s = \frac{u_0}{15 \cdot 10^{-5}} + 10^5$$

La fonction $f_s(u_0)$ correspond à l'équation d'une droite que l'on représente sur la figure 8.17. Donnons quelques valeurs particulières :

$$\begin{aligned} u_0 = 0, & \quad f_s = 100 \text{ kHz} \quad (102,4 \text{ kHz}) \\ u_0 = +7,5 \text{ V}, & \quad f_s = 150 \text{ kHz} \\ u_0 = -7,5 \text{ V}, & \quad f_s = 50 \text{ kHz} \end{aligned}$$




Figure 8.17.

La limite de fonctionnement linéaire correspond à $u_0 = 7,5 \text{ V}$ donc $u_E = -7,5 \text{ V}$ ou $u_{C_1} = +7,5 \text{ V}$ (limite de saturation du transistor T_1).

La fonction de transfert du VCO est définie par

$$k_0 = \frac{\Delta \omega_s}{\Delta u_0} = \frac{2 \pi \Delta f_s}{\Delta u_0} = \frac{2 \pi \cdot 10^5}{15}$$

soit

$$k_0 = \frac{\omega_s}{u_0} = 4,15 \cdot 10^4 \text{ rad/s/V}$$

Remarque : on peut dire aussi que ce VCO présente une sensibilité de 6,6 kHz par volt.

Exercice 5 : Etude de la stabilité de l'ensemble.

- Déterminer la fonction de transfert de la boucle.
- Représenter la réponse en fréquence de cette fonction de transfert (diagramme de Bode). Dédire la stabilité du phasemètre par la méthode de la marge de phase.
- Est-il nécessaire d'améliorer les performances de ce système ?

Les fonctions de transfert constituant la boucle sont :

- comparateur de phase, $\frac{U_0}{\phi} = k_d = 3,2$
- filtre passe-bas, $\frac{U_0(p)}{U(p)} = \frac{1}{1 + 4 \cdot 10^{-3} p}$
- VCO, $\frac{\omega_s}{U_0} = k_0 = 4,15 \cdot 10^4$
- chaîne de retour, $k_r = 1/256$

soit pour l'ensemble

$$H_0(p) = 3,2 \cdot \frac{1}{1 + 4 \cdot 10^{-3} p} \cdot 4,15 \cdot 10^4 \cdot \frac{1}{256} \cdot \frac{1}{p}$$

$$H_0(p) = \frac{530}{p \left(1 + \frac{p}{250} \right)}$$

La représentation de Bode de cette fonction est indiquée sur la figure 8.18. On remarque deux valeurs :

- pulsation de coupure = 350 rad/s,
- marge de phase $\varphi_M \simeq 40^\circ$.

La marge de phase obtenue est très proche de celle autorisée (45°). Si on veut toutefois la modifier, on peut agir :

- soit sur le filtre, en passant d'une fréquence de cassure de 40 Hz à 80 Hz, sa transmittance devenant $1/1 + \frac{p}{500}$,
- soit sur le gain statique, en remplaçant par exemple la résistance d'entrée de 10 k Ω du VCO par une résistance de 20 k Ω , la transmittance de celui-ci devant $k_0 \simeq 2 \cdot 10^4$ et le gain statique total, 250.

On a vu en effet, que pour une fonction de transfert de boucle de la forme

$$H_0(p) = \frac{\omega_1}{p} \cdot \frac{1'}{1 + \frac{p}{\omega_2}},$$

il fallait $\omega_1 = \omega_2$ pour assurer une bonne stabilité du système.




Figure 8.18.

Exercice 6 : Modification éventuelle

Comment pourrait-on réaliser une phasemètre à fréquence variable ?

Pour que ce principe soit applicable, il faut un déphasage constant entre les signaux d'entrée et de retour ($\pi/2$ ou 0). Seul le comparateur trois états tel que le comparateur 2 du circuit intégré 4046 réalise cette condition. Il est cependant nécessaire de transformer le signal sinusoïdal d'entrée en signal carré. Il faut aussi ajuster la valeur des éléments du VCO (C_1 et R) tel que

$$u_0 = 0.$$

8.1.2. DÉMODULATION COHÉRENTE D'UN SIGNAL MODULÉ EN AMPLITUDE (extrait d'un sujet de BTS électronique de 1984)

Une information $s(t)$ est transmise en modulation d'amplitude (AM) par une porteuse de fréquence $f_0 = 1$ MHz. L'expression de cette porteuse est

$$e_p(t) = E \sin \omega_0 t \text{ (non modulée)}$$

$$e(t) = E [1 + k s(t)] \sin \omega_0 t \text{ (modulée)}$$

Si l'information est sinusoïdale, $e(t)$ s'écrit

$$e(t) = E (1 + m \cos \Omega t) \sin \omega_0 t.$$

où m est le taux de modulation. La démodulation de ce signal à la réception peut s'effectuer suivant deux principes, soit par détection d'enveloppe soit

par détection synchrone. C'est cette dernière qui est étudiée, mais avant on reverra le paragraphe 5.1.

Exercice 7 : Démodulation cohérente

Un multiplieur analogique délivre une tension $u(t) = k_1 e(t) \cdot e_0(t)$. Les tensions $e(t)$ et $e_0(t)$ sont, respectivement, l'onde modulée en amplitude et un signal de référence $e_0(t) = E_0 \sin \omega_0 t$.

— Donner l'expression du signal $u(t)$ et montrer que son spectre comporte cinq composantes.

— Comment peut-on ne conserver que l'information basse fréquence et une image de l'amplitude de la porteuse ?

— Quelle peut être l'utilité d'avoir cette image de la porteuse ?

La tension de sortie multiplieur s'écrit

$$u(t) = k_1 e(t) \cdot e_0(t) = K_1 \cdot E (1 + m \cos \Omega t) \sin \omega_0 t \cdot E_0 \sin \omega_0 t \\ = k_1 \cdot EE_0 (1 + m \cos \Omega t) \sin^2 \omega_0 t$$

comme

$$\sin^2 \omega_0 t = \frac{1 - \cos 2 \omega_0 t}{2},$$

il vient

$$u(t) = \frac{K_1 E E_0}{2} (1 + m \cos \Omega t) (1 - \cos 2 \omega_0 t)$$

en utilisant la relation de trigonométrie

$$2 \cos a \cos b = \cos (a + b) + \cos (a - b)$$

on obtient

$$u(t) = \frac{K_1 E E_0}{2} \left[1 + m \cos \Omega t - \cos 2 \omega_0 t \right. \\ \left. - \frac{m}{2} \cos (2\omega_0 + \Omega) t - \frac{m}{2} \cos (2\omega_0 - \Omega) t \right]$$

Ainsi le spectre en fréquence comporte cinq composantes :

- une composante continue proportionnelle à l'amplitude de la porteuse
- l'information basse fréquence à l'image de $m E \cos \Omega t$,
- des signaux de fréquence $2 f_0$, $2 f_0 + F$ et $2 f_0 - F$ autour de 2 MHz.

Ces composantes sont représentées sur le graphe de la figure 8.19.




Figure 8.19.

Pour ne conserver que l'information et l'amplitude de la porteuse, il suffit d'appliquer le signal $u(t)$ à l'entrée d'un filtre passe-bas. Ce filtre doit supprimer les trois composantes hautes fréquences.

L'intérêt d'avoir l'amplitude de la porteuse permet de réaliser une commande automatique de gain au niveau des étages à fréquences intermédiaires FI.

Exercice 8 : Filtre passe-bas

On fait suivre le multiplieur d'un filtre passe-bas du deuxième ordre représenté sur la figure 8.20 et utilisant un amplificateur opérationnel « rapide ».

- Déterminer la fonction de transfert du filtre : $\frac{U_0(p)}{U(p)} = T(p)$.
- Représenter la réponse en fréquence du module (diagramme de Bode).




Figure 8.20.

On s'impose un coefficient d'amortissement $z = \frac{1}{\sqrt{2}}$ et une atténuation de

80 dB à la fréquence de 2 MHz. Justifier le choix de cette fréquence et déterminer R et ω_c pulsation de cassure, si la valeur du condensateur est $C = 1 \text{ nF}$.

— Représenter les tensions $e(t)$ et $v(t)$ pour des taux de modulation $m > 1$ ou $m < 1$ et comparer la forme des signaux obtenus à la sortie du filtre passe-bas avec ceux que l'on obtiendrait dans le cas d'une détection d'enveloppe.

Le filtre-actif est à structure de Rauch. La fonction de transfert est :

$$T(p) = \frac{-1}{1 + 3RCp + nR^2C^2p^2}$$

Fonction identifiable à la fonction de base :

$$\frac{-1}{1 + 2z \frac{p}{\omega_0} + \frac{p^2}{\omega_0^2}}$$

avec

$$\omega_0 = \omega_c = \frac{1}{RC\sqrt{n}}$$

et

$$z = \frac{3}{2\sqrt{n}}$$

Pour $z = \frac{1}{\sqrt{2}} = 0,7$, on obtient $n = 4,5$ et le module de la fonction de transfert est de -3 dB à la fréquence de cassure (réponse de Butterworth). A partir de ces valeurs, on représente la réponse en fréquence (figure 8.21). Comme la pente est de -40 dB par décades et que l'atténuation doit être de 80 dB à une fréquence de 2 MHz, on en déduit la fréquence de cassure soit 20 kHz. Pour $C = 1000$ pF, il vient $nC = 4500$ pF et $R = \frac{1}{\omega_c C \sqrt{n}} = 7,5$ k Ω . La figure 8.22 correspond aux graphes de

$e(t)$, signal modulé, $u_0(t)$ signal basse fréquence à la sortie du filtre pour la détection cohérente et $u'(t)$, signal basse fréquence pour la détection d'enveloppe. On voit immédiatement que, en cas de surmodulation, la détection d'enveloppe est inutilisable.




Figure 8.21.




Figure 8.22.

Exercice 9 : Reconstitution de la porteuse

Le signal d'émission reçu est modulé en amplitude. Il ne peut constituer le signal de référence $e_0(t)$. Pour reconstituer ce signal de référence, on utilise une boucle à verrouillage de phase (figure 8.23). La tension d'entrée est $v_e(t) = E \sin(\omega_0 t + \varphi_e)$ et celle fournie par le VCO, $v_s(t) = E_s \cos(\omega_0 t + \varphi_s)$ lorsque le boucle est verrouillée.

— Montrer que la tension $u_0(t)$ à la sortie du filtre est $u_0(t) = k_d \sin(\varphi_e - \varphi_s)$.

— Montrer que, pour un régime proche du verrouillage, on peut admettre

$$u_0(t) \simeq k_d (\varphi_e - \varphi_s).$$




Figure 8.23.

A la sortie du multiplieur nous avons :

$$u(t) = k_2 v_e(t) \cdot v_s(t)$$

ou K_2 est le coefficient multiplicateur de ce module.

$$u(t) = K_2 \cdot E \sin(\omega_0 t + \varphi_e) \cdot E_s \cos(\omega_0 t + \varphi_s)$$

Les termes en sinus et cosinus correspondent au déphasage de $\pi/2$ lorsque la boucle est verrouillée. En utilisant la relation déjà vue :

$$\sin(a + b) + \sin(a - b) = 2 \sin a \cos b,$$

il vient :

$$u(t) = \frac{K_2 E E_s}{2} [\sin(2\omega_0 t + \varphi_e + \varphi_s) + \sin(\varphi_e - \varphi_s)]$$

La tension $u(t)$ représente la somme des deux termes :

- l'un de pulsation $2\omega_0 + \frac{d}{dt}\varphi_e + \frac{d}{dt}\varphi_s$,
- l'autre de pulsation $\frac{d}{dt}\varphi_e - \frac{d}{dt}\varphi_s$.

Les pulsations $\frac{d}{dt}\varphi_e$ et $\frac{d}{dt}\varphi_s$ étant très petites devant ω_0 , le filtre passe-bas ne laisse passer que la composante basse fréquence.

$$u_0(t) = \frac{K_2 E E_s}{2} \sin(\varphi_e - \varphi_s) = k_d \sin(\varphi_e - \varphi_s)$$

Pour les conditions de fonctionnement citées, nous avons $\varphi_s \simeq \varphi_e$ soit :

$$v_e(t) = E \sin \omega_0 t \text{ et } v_s(t) = E_s \cos \omega_0 t.$$

On peut confondre le sinus avec la valeur exprimée en radians. Il vient alors :

$$u_0(t) \simeq k_d (\varphi_e - \varphi_s)$$

Exercice 10 : Influence d'un signal d'entrée modulé en amplitude

Le signal d'entrée est celui déjà rencontré :

$$v_e(t) = E (1 + m \cos \Omega t) \sin \omega_0 t$$

— Donner l'expression de la tension $u_0(t)$ à la sortie du filtre (régime proche du verrouillage) et écrire l'équation différentielle donnant $\varphi_s(t)$.

— Résoudre l'équation différentielle et montrer que φ_s tend rapidement vers 0.

— En déduire que le signal de sortie du VCO se fixe rapidement à la valeur :

$$v_s(t) = E_s \cos \omega_0 t$$

qu'il y ait ou non une modulation d'amplitude de la porteuse.

La boucle étant proche du verrouillage, l'expression précédente de $u_0(t)$ devient :

$$u_0(t) = k_d (1 + m \cos \Omega t) (\varphi_e - \varphi_s)$$

Comme on prend comme origine des phases celle de l'entrée ($\varphi_e = 0$), il vient :

$$u_0(t) = - k_d (1 + m \cos \Omega t) \varphi_s$$

mais

$$\omega_s = \frac{d \varphi_s}{dt} = k_0 u_0(t)$$

ou k_0 représente la fonction de transfert du VCO

alors

$$\frac{d \varphi_s}{dt} = - k_0 k_d (1 + m \cos \Omega t) \varphi_s$$

ou encore

$$\frac{d \varphi_s}{\varphi_s} = - k_0 k_d (1 + m \cos \Omega t) dt$$

soit

$$\text{Ln} \frac{\varphi_s(t)}{\varphi_{s0}} = - k_0 k_d \left(t + \frac{m}{\Omega} \sin \Omega t \right)$$

d'où

$$\varphi_s(t) = \varphi_{s0} \cdot e^{-k_0 k_d t} \cdot e^{-\frac{m k_0 k_d}{\Omega} \sin \Omega t}$$

Le terme $e^{-k_0 k_d t}$ tend rapidement vers zéro, dont $\omega_s(t)$ aussi. Très rapidement, $v_s(t)$ se fixe à la pulsation ω_0 tel que $v_s(t) = E_s \cos \omega_0 t$, avec ou sans modulation d'amplitude.

Exercice 11 : Détection synchrone (figure 8.24)




Figure 8.24.

La PLL est suivie d'un filtre F présentant un déphasage φ et une atténuation A à la fréquence f_0

— Quelle doit être la valeur de φ pour que le signal $e_0(t)$ soit identique à celui présenté précédemment ?

— L'atténuation introduite a-t-elle une importance ?

— Que devient la valeur du signal de sortie $v(t)$ pour un déphasage quelconque ?

Pour obtenir un signal $e_0(t) = E_0 \sin \omega_0 t$, il faut un déphaseur de $-\pi/2$.

Une atténuation A du signal de référence se répercute sur l'amplitude E_0 et sur la valeur du signal de sortie, qui lui est directement proportionnelle.

Pour un déphasage φ quelconque, nous avons :

$$e_0(t) = E_0 \sin (\omega_0 t + \varphi)$$

Le signal issu du multiplicateur devient

$$u(t) = -\frac{K_1 E E_0}{2} \left[(1 + m \cos \Omega t) \sin \omega_0 t \cdot \cos (\omega_0 t + \varphi) \right]$$

soit

$$u(t) = -\frac{K_1 E E_0}{2} \left[1 + m \cos \Omega t \right] \left[\sin (2 \omega_0 t + \varphi) - \sin \varphi \right]$$

et après le filtre

$$v(t) = -\frac{K_1 E E_0}{2} (1 + m \cos \Omega t) \sin \varphi$$

Ce résultat montre que, si le déphasage φ est quelconque, l'information et l'amplitude de la porteuse sont réduits d'un facteur $\sin \varphi$. C'est une caractéristique fondamentale de la détection synchrone (voir ouvrage traitement du signal, modulation et démodulation).

8.1.3. AUTRES EXERCICES

Exercice 12 : Le filtre passe-bas d'une boucle d'asservissement de phase est défini par la figure 8.25. Déterminer sa fonction de transfert et la relation entre R, C et L, afin que la réponse en fréquence soit sensiblement identique à celle d'une fonction du premier ordre :

$$H(p) = \frac{1}{1 + \tau p} \text{ avec } f_0 = \frac{1}{2 \pi \tau}$$

On prendra $L = 10 \text{ mH}$, $f_0 = 10 \text{ kHz}$ et $r \ll R$.

Quel est l'avantage de ce montage par rapport au circuit RC classique ?




Figure 8.25.

En utilisant l'expression du diviseur de tension, nous obtenons

$$\frac{S(p)}{E(p)} = \frac{Z_2(p)}{Z_1(p) + Z_2(p)} = \frac{R + \frac{1}{Cp}}{r + Lp + R + \frac{1}{Cp}} \text{ avec } r \ll R$$

soit

$$\frac{S(p)}{E(p)} \approx \frac{1 + RCp}{1 + RCp + LCp^2} \equiv \frac{1 + \tau p}{1 + 2z \frac{p}{\omega_0} + \frac{p^2}{\omega_0^2}}$$

Pour que cette fonction soit sensiblement identique à $\frac{1}{1 + \tau p}$, il faut

$$\omega_0 = \frac{1}{RC} = \frac{1}{\sqrt{LC}} = 2\pi \cdot 10^4$$

$$\text{Ainsi, } \frac{1}{LC} = 4\pi^2 \cdot 10^8 \text{ soit } C = \frac{1}{4\pi^2 \cdot 10^8 \cdot 10^{-2}} \approx 25 \text{ nF}$$

$$\text{et } \frac{1}{RC} = 2\pi \cdot 10^4 \text{ soit } R = \frac{1}{2\pi \cdot 10^4 \cdot 2,5 \cdot 10^{-8}} \approx 600 \Omega$$

La présence de la fonction du deuxième ordre impose de déterminer la valeur de son coefficient d'amortissement z. En identifiant avec la fonction générale, il vient :

$$RC = \frac{2z}{\omega_0} = 2z RC$$

on obtient $z = 0,5$, ce qui est tout à fait correct. La réponse en fréquence de ce filtre est indiquée sur la figure 8.26. On a représenté séparément les fonctions

$$1 + RCp, \quad \frac{1}{1 + RCp + LCp^2} \text{ et } \frac{S(p)}{E(p)}$$

Pour les basses fréquences, la résistance du réseau RC peut présenter une chute ohmique alors que, pour ce filtre, la seule résistance chutrice est r de valeur très faible.




Figure 8.26.

Exercice 13 : Un détecteur de phase à diodes et transformateurs est associé à un filtre passe-bas (figure 8.27). Les deux signaux d'entrée sont $e_1(t)$ et $e_2(t)$ d'amplitudes supposées identiques. Représenter les tensions E_1 et E_2 en supposant qu'elles correspondent aux valeurs crêtes, pour $\varphi = 90^\circ$, $\varphi < 90^\circ$ et $\varphi > 90^\circ$.




Figure 8.27.

Tracer les graphes de u_0 , tension d'erreur, en fonction de φ .

Si on considère les valeurs crêtes, lorsque la diode D_1 conduit, $\vec{E}_1 = \vec{e}_1 + \vec{e}_2$ et lorsque la diode D_2 conduit, $\vec{E}_2 = \vec{e}_1 - \vec{e}_2$. Les vecteurs sont représentés sur la figure 8.28 pour différentes valeurs de déphasage entre e_1 et e_2 . On voit que :

- pour $\varphi < 90^\circ$, $u_0 < 0$
- pour $\varphi = 90^\circ$, $u_0 = 0$
- pour $\varphi > 90^\circ$, $u_0 > 0$.

Pour déterminer la valeur de u_0 , il faut d'abord obtenir E_1 et E_2 en utilisant les relations géométriques.

Ainsi,

$$E_1 = \sqrt{(e_{1M})^2 + (e_{2M})^2 - 2 e_{1M} \cdot e_{2M} \cos\left(\frac{\pi}{2} + \theta\right)},$$




Figure 8.28.

en considérant $\varphi = \frac{\pi}{2} + \theta$, fonctionnement autour de $\pi/2$, on obtient :

$$E_1 = \sqrt{(e_{1M})^2 + (e_{2M})^2 + e_{1M} \cdot e_{2M} \sin \theta}$$

de même pour E_2 ,

$$- E_2 = - \sqrt{(e_{1M})^2 + (e_{2M})^2 - e_{1M} \cdot e_{2M} \sin \theta}$$

comme $e_0 = E_1 - E_2$ et que par hypothèse, les amplitudes e_{1M} et e_{2M} sont égales, nous avons

$$e_0 = e_{1M} \left[\sqrt{2 + \sin \theta} - \sqrt{2 - \sin \theta} \right]$$

La figure 8.29 représente le graphe de la variation de la tension d'erreur u_0 en fonction de θ par rapport à $\pi/2$ et de φ déphasage des deux signaux.




Figure 8.29.

Exercice 14 : Un asservissement de vitesse est réalisé à partir d'une boucle à verrouillage de phase indiquée sur la figure 8.30. Les caractéristiques des éléments principaux sont :

- vitesse de rotation maximale du moteur à courant continu, 3000 tr/min,
- oscillateur à quartz de fréquence 1 MHz,




Figure 8.30.

— synthétiseur de fréquence utilisant une PLL avec retour par diviseur de 2 - 4 - 8 - 16,

— disque optique fournissant 100 impulsions par tour.

Quelles seront les quatre vitesses de rotation du moteur commandées par le synthétiseur ?

La vitesse de rotation du moteur est directement liée à la fréquence f_e du signal d'entrée du comparateur de phase. Comme le signal de sortie du capteur présente une fréquence $f_r = f_e$, la caractéristique du disque optique conditionne cet asservissement :

$$1 \text{ tr/s} = 60 \text{ tr/min, correspond à } 100 \text{ Hz.}$$

La fréquence d'entrée du synthétiseur est de 500 Hz, on obtient alors 1000 Hz, 2000 Hz, 4000 Hz et 8000 Hz à l'entrée du comparateur de phase. Les vitesses de rotation obtenues sont alors :

$$N = 600 \text{ tr/min pour } f_e = 1000 \text{ Hz,}$$

$$N = 1200 \text{ tr/min pour } f_e = 2000 \text{ Hz,}$$

$$N = 2400 \text{ tr/min pour } f_e = 4000 \text{ Hz,}$$

$$N = 4800 \text{ tr/min pour } f_e = 8000 \text{ Hz.}$$

Les trois premières vitesses sont acceptables, la quatrième est impossible, sinon il y a destruction du moteur. Rappelons que cet asservissement présente deux avantages fondamentaux :

- pas d'erreur de vitesse,
- réglage de vitesse par synthétiseur.

Exercice 15 : Une boucle d'asservissement de phase est définie par la figure 8.31. k_d et k_0 représentent les constantes respectives du comparateur et du VCO :

$$k_d = 2\text{V/rad et } k_0 = 2 \cdot 10^2 \text{ rad/s/V.}$$




Figure 8.31.

Le filtre passe-bas est un réseau RC de fonction de transfert $F(p)$.

— Donner l'expression de la fonction de transfert de la boucle.

— Indiquer la valeur du condensateur C tel que la marge de phase soit de 45° ($R = 10 \text{ k}\Omega$).

La fonction de transfert de la boucle est :

$$H_0(p) = \frac{1}{p} \cdot k_d \cdot F(p) \cdot k_0 = \frac{4.10^2}{p(1 + RCp)}$$

pour un retour unitaire.

Pour que la marge de phase soit de 45° , il faut que la cassure du diagramme asymptotique de Bode du module soit positionnée sur l'axe des abscisses (figure 8.32).




Figure 8.32.

Ce qui entraîne :

$$\frac{1}{RC} = 4.10^2$$

donc

$$C = \frac{1}{4.10^2 \cdot 10^4} = 250 \text{ nF.}$$

Exercice 16 : Une boucle à asservissement de phase et la caractéristique de son VCO sont représentés sur la figure 8.33. On applique à l'entrée $e(t)$ un signal de fréquence 11 kHz pendant une seconde puis 9 kHz pendant une seconde et ceci périodiquement.




Figure 8.33.

— Représenter $u_0(t)$ théorique (PLL verrouillée).

La fonction de transfert de la boucle est

$$H_0(p) = \frac{10}{p \left(1 + \frac{p}{10} \right)}$$

— Déterminer la marge de phase à l'aide des diagrammes de Bode.

— Représenter $u_0(t)$ réelle. La PLL travaille-t-elle dans sa plage de verrouillage ? On ne tiendra compte que du VCO.

Ce fonctionnement est connu, il correspond à une démodulation FSK. En considérant la boucle toujours verrouillée, pour une fréquence de 11 kHz, u_0 vaut 2,5 V et pour 9 kHz, il vaut $-2,5$ V. Ceci se traduit par une réponse $u_0(t)$ théorique représentée sur la figure 8.34.




Figure 8.34.

La réponse en fréquence de la fonction de transfert $H_0(p)$ est représentée sur la figure 8.35. La marge de phase vaut 45° . Pour cette valeur, le coefficient d'amortissement z de la fonction du deuxième ordre associée vaut 0,5 et le dépassement à une réponse




Figure 8.35.

indicielle est de 1,2. Ceci veut dire que pour des signaux carrés de 5 V d'amplitude, le dépassement est de 1 V. La représentation réelle de $u_0(t)$, affectée de son dépassement, est celle de la figure 8.36.




Figure 8.36.

Exercice 17 : La figure 8.37 représente un synthétiseur de fréquence indirecte (au sens PLL). Le diviseur de fréquence par N divise d'un facteur de 1 à 9. Le module multiplieur réalise l'opération $s_2 = s_1 \cdot e'$. Le filtre passe-haut élimine les fréquences inférieures à 100 kHz.




Figure 8.37.

- Quelle est la gamme de fréquence obtenue en s_1 et s ?
- Quelle doit être la fréquence centrale du VCO ajustée par les éléments extérieurs, RC ?

Le diviseur par N nous donne, boucle verrouillée, une fréquence $f_1 = N f_e$. Comme la fréquence du signal d'entrée est de 10 kHz, il vient :

$$10 \text{ kHz} \leq f_1 \leq 90 \text{ kHz} \text{ au pas de } 10 \text{ kHz.}$$

Le multiplieur fournit deux composantes aux fréquences $100 \text{ kHz} - f_1$ et $100 \text{ kHz} + f_1$. Seule la composante haute fréquence est sélectionnée :

$$110 \text{ kHz} \leq f \leq 190 \text{ kHz} \text{ au pas de } 10 \text{ kHz.}$$

Le VCO fonctionne avec des fréquences de sorties variant entre 10 kHz et 90 kHz. Il faut que sa fréquence centrale soit de :

$$f_0 = \frac{f_{\min} + f_{\max}}{2} = \frac{10 \text{ kHz et } 90 \text{ kHz}}{2} = 50 \text{ kHz}$$

Ce montage est un synthétiseur au pas de 10 kHz.

8.2. MANIPULATIONS

On utilisera un circuit intégré de référence 4046 en technologie C.MOS. dont les caractéristiques complètes sont présentées au chapitre 9.

8.2.1. RAPPEL

Une boucle à asservissement de phase élémentaire est constituée de quatre éléments (figure 8.38) :




Figure 8.38.

- Le **comparateur de phase** qui fournit un signal $u(t)$ dépendant du déphasage entre l'entrée et le retour.
- Le **filtre passe-bas** dont le rôle est de ne laisser passer que la composante basse fréquence de $u(t)$ soit $u_0(t)$.
- L'**oscillateur contrôlé ou VCO** fournissant le signal de sortie à une fréquence f_0 ou $N f_0$. C'est la valeur de l'une de ces fréquences qui définit la fréquence centrale donc les éléments RC.
- Le **diviseur de retour**.

La fonction de transfert de la boucle dépend du comparateur et du filtre passe-bas utilisés :

— Comparateur 1 et réseau RC :

$$H_0(p) = \frac{k_d k_0}{p (1 + RCp)}$$

— Comparateur 1 et réseau $R_1 R_2 C$:

$$H_0(p) = \frac{k_d k_0 (1 + R_2 Cp)}{p [1 + (R_1 + R_2) Cp]}$$

— Comparateur 2 et réseau RC :

$$H_0(p) = \frac{k_d k_0}{RC p^2}$$

— Comparateur 2 et réseau $R_1 R_2 C$:

$$H_0(p) = \frac{k_d k_0 (1 + R_2 Cp)}{R_1 Cp}$$

On peut comparer l'asservissement de phase à un servomécanisme de position. Les problèmes de stabilité et de précision en sont identiques.

8.2.2. ETUDE DU VCO

On alimente le circuit sous 15 V :

$$V_{DD} = + 15 \text{ V et } V_{SS} = 0 \text{ V.}$$

— Définir les éléments autour du circuit 4046 de manière à obtenir à la sortie de celui-ci un signal carré de fréquence 10 kHz. On consultera les caractéristiques du circuit 4046 au chapitre 9 et on se servira du graphe de la figure 7 pour les valeurs typiques, $R_2 = \infty$, $R_1 = 10 \text{ k}\Omega$ et $VCO_{in} = V_{DD}/2$.

— Réajuster la valeur du condensateur de manière à se rapprocher de la fréquence de 10 kHz.

— Connecter correctement la borne « *inhibit* ».

— Dans le cas où la fréquence serait instable (*jitter*), réaliser un pseudo-blindage en positionnant une plaque métallique sous le circuit intégré, reliée à la masse.

— Représenter approximativement la variation de la fréquence f_0 (borne 4) en fonction de VCO_{in} (borne 9) qui est l'entrée du VCO. Cette tension VCO_{in} devra varier entre $V_{SS} = 0 \text{ V}$ et $V_{DD} = + 15 \text{ V}$.

Remarque : on pourrait effectuer la manipulation pour une tension d'alimentation comprise entre 5 V et 15 V.

8.2.3. ETUDE DE LA PLL BOUCLÉE UNITAIREMENT

On réalise le schéma de la figure 8.39.




Figure 8.39.

8.2.3.1. Utilisation du comparateur 1

Il faut connecter la sortie du comparateur 1 (borne 2) à l'entrée du filtre passe-bas extérieur.

— **Filtre passe bas RC** (R_3 C_2 sur caractéristiques) :

- **Définir les éléments** de ce filtre. On prendra $R = 10 \text{ k}\Omega$ et une fréquence de cassure de 100 Hz.

- **Effectuer le câblage** et procéder aux essais en appliquant à l'entrée (borne 14) un signal carré issu d'un générateur dont l'amplitude est compatible avec l'alimentation et la technologie C.MOS (signal variant entre $\approx 0\text{V}$ et $\approx 15\text{V}$). La fréquence de ce signal sera voisine de 10 kHz.

- **Définir la plage de capture.** La fréquence minimale de capture est obtenue en faisant croître la fréquence d'entrée à partir d'une valeur très inférieure à 10 kHz, elle correspond à l'égalité des périodes du signal d'entrée et de sortie. La fréquence maximale de capture est obtenue en faisant décroître la fréquence d'entrée à partir d'une fréquence très supérieure à 10 kHz, elle correspond là aussi à l'égalité des périodes du signal d'entrée et de sortie.

- **Définir la plage de verrouillage.** La fréquence minimale de verrouillage est obtenue en faisant décroître la fréquence d'entrée à partir de la fréquence centrale f_0 voisine de 10 kHz, elle correspond à la disparition de l'égalité des périodes du signal d'entrée et de sortie. La fréquence maximale de verrouillage est obtenue en faisant croître la fréquence d'entrée à partir de la fréquence centrale.

- **Vérifier qu'il y a verrouillage sur les harmoniques** $f_s \neq f_e$, en dehors de la plage de capture normale.

- **Dans la plage de verrouillage, vérifier la phase du signal** de sortie par rapport à celle du signal d'entrée lorsque la fréquence f_e varie. Visualiser la forme du signal à la sortie du comparateur 1 (borne 2). Représenter sur un graphe la valeur du signal d'erreur $u_0(t)$ (borne 9) en fonction de la fréquence

du signal d'entrée et comparer ce résultat à celui de l'étude du VCO [f_s (VCO_{in})].

— **Filtre passe-bas $R_1 R_2 C$** (non représenté sur les caractéristiques et remplaçant le réseau $R_3 C_2$). On prendra $R_1 = 10 \text{ k}\Omega$ $R_2 = 2 \text{ k}\Omega$ et C obtenu précédemment.

- **Effectuer les mêmes essais** que pour le filtre passe-bas RC.

8.2.3.2. Utilisation du comparateur 2

Il faut connecter la sortie du comparateur 2 (borne 13) à l'entrée du filtre passe-bas extérieur.

● **Procéder aux mêmes essais** que précédemment avec les mêmes éléments :

- pour le réseau RC,
- pour le réseau $R_1 R_2 C$

● **Définir les plages de capture et de verrouillage**, vérifier qu'il n'y a pas de verrouillage sur les harmoniques et que le déphasage est nul entre les signaux d'entrée et de sortie en fonction de la fréquence.

Constata-t-on qu'avec le réseau RC, il y a instabilité ? Pourquoi ?

● **Visualiser la forme du signal** à la sortie du comparateur 2 (borne 13) et expliquer pourquoi elle ne correspond pas à celle présentée au paragraphe 3.1.2.3.

8.2.4. APPLICATION A LA DÉMODULATION DE FRÉQUENCE ET FSK

La modulation de fréquence consiste à faire varier la fréquence porteuse ou fréquence d'entrée autour de la fréquence centrale f_0 à partir d'un signal modulant basse fréquence de forme quelconque, que l'on prend en général sinusoïdal. La modulation FSK (*Frequency Shift Keying*) consiste en une opération identique à la précédente. Le signal modulant est carré, il impose deux fréquences différentes à l'entrée (voir paragraphe 5.2.2.).

Dans les deux cas, la démodulation s'effectue en appliquant le signal modulé à l'entrée de la PLL. On récupère le signal utile à la sortie du filtre passe-bas, sur la borne 9.

● **Vobuler le générateur d'entrée** autour de la fréquence $f_e = f_0 \simeq 10 \text{ kHz}$ et de forme :

- sinusoïdale (simulation FM),
- carrée (simulation FSK),

pour une amplitude croissante.

● On fera la manipulation en utilisant les deux comparateurs et pour chacun d'eux les deux filtres passe-bas.

● On déterminera en vobulation sinusoïdale l'amplitude de décrochement et en vobulation par signaux carrés la stabilité ou non du système par la présence d'oscillations amorties ou non.

● Il faudra constater :

— qu'en vobulant avec des signaux carrés, la PLL utilisant le comparateur 2 associé à un filtre RC est instable,

— qu'en augmentant la fréquence de coupure du filtre passe-bas, et pour les cas autres que celui précédemment cité, la marge de phase augmente, ce qui se traduit par une oscillation plus amortie.

Cette manipulation étant délicate, il faut s'attendre, à cause du câblage « volant », à voir apparaître des oscillations parasites haute fréquence.

8.2.5. APPLICATION A LA MULTIPLICATION DE FRÉQUENCE

A partir d'une fréquence d'entrée de 10 kHz, on veut obtenir une fréquence de sortie de 160 kHz. Il faut un diviseur de retour par 16 (figure 8.40). On utilise un compteur 4024 en technologie C.MOS, alimenté 0 et 15 V (si V_{DD} de la PLL est à 15 V).




Figure 8.40.

— Déterminer la nouvelle valeur des éléments autour du VCO (fréquence centrale 160 kHz).

— Est-il nécessaire de modifier les éléments du filtre passe-bas ?

— Procéder aux essais.

8.2.6. MANIPULATIONS DIRIGÉES

Manipulation 1 : réaliser un quadrupleur de fréquence pour une fréquence initiale $f_0 = 1$ kHz (avec une PLL 4046).

Pour multiplier la fréquence d'entrée pour un coefficient 4, il faut insérer un diviseur par 4 dans la boucle de retour. On utilisera un compteur C.MOS de référence 4024 (figure 8.41).




Figure 8.41.

Etude du VCO. Pour une tension d'entrée égale à $V_{DD}/2$, il faut que la fréquence de sortie soit de 4 kHz. Les éléments autour de cette fonction sont $R_1 = 10 \text{ k}\Omega$, $C_1 = 30 \text{ nF}$ et $R_2 = \infty$.

Etude du filtre passe-bas. Si on prend le comparateur 1, le réseau RC suffit. Il faut supprimer les fréquences hautes, on prendra comme fréquence de cassure du filtre, par exemple 50 Hz. Donc $R_3 = 15 \text{ k}\Omega$ et $C_2 = 220 \text{ nF}$.

Manipulation 2 : réaliser une détection FSK définie par les éléments de la figure 8.42. Déterminer la valeur des deux fréquences d'entrée f_M et f_m autour d'une fréquence centrale f_0 de 1000 Hz.




Figure 8.42.

La manipulation peut être conduite de la manière suivante :

— Etude du VCO autour d'une fréquence de 1000 Hz, déterminer par les graphes des caractéristiques, R_1 et C_1 avec $R_2 = \infty$.

— Déduire f_M pour $u_0 + = 1 \text{ V}$ et f_m pour $u_0 = -1 \text{ V}$ (fréquences maximale et minimale d'entrée).

— Déterminer les éléments du filtre passe-bas RC si on utilise le comparateur 1 ou R_1 R_2 C pour le comparateur 2. La fréquence de cassure devra être très faible devant 1000 Hz.

— Procéder aux essais.

CHAPITRE 9

Caractéristiques de quelques circuits intégrés PLL

Ce chapitre est consacré à la présentation de quelques caractéristiques de circuits intégrés PLL fournies par les constructeurs. Dans ce domaine, beaucoup de composants existent, autant pour les composants de base que pour les circuits spécifiques de types synthétiseur de fréquence, décodeur de tonalité, démodulateur FSK, etc. Nous nous limiterons aux circuits fondamentaux couramment utilisés et fabriqués par les sociétés Radiotechnique compelec, National Semiconductor, Signetics et EXAR.

9.1. COMPOSANT RTC COMPELEC

Les figures 9.1, 9.2, 9.3, 9.4, 9.5, 9.6 et 9.7 correspondent aux caractéristiques complètes de la PLL 4046 en technologie C.MOS. Ce circuit intégré est utilisé dans une multitude d'applications, ainsi que nous l'avons vu tout au long de cet ouvrage. La fréquence maximale de fonctionnement est voisine de 2 MHz, la tension totale d'alimentation est de 18 V.

9.2. COMPOSANT NS

Nous présentons plus particulièrement la PLL HC 4046 qui correspond à une évolution technologique du circuit 4046. La fréquence maximale de fonctionnement est de 20 MHz, pour une tension d'alimentation de seulement

boucle à verrouillage de phase



HEF 4046B

Novembre 1981

Le circuit intégré HEF 4046B se compose d'une boucle à verrouillage de phase comprenant un oscillateur linéaire commandé en tension (VCO) et deux comparateurs de phase différents ayant un amplificateur d'entrées de signaux commun et une entrée de comparateur commune. Une diode régulatrice (Zener) de 7 V assure s'il y a lieu, la régulation de la tension d'alimentation. Voir description fonctionnelle plus loin dans cette notice.




Fig. 1 Schéma fonctionnel.

HEF 4046BP : plastique, DIL 16 broches (SOT-38Z)
 HEF 4046BD : céramique, DIL 16 broches (SOT-74)
 HEF 4046BT : plastique, boîtier plat 16 broches (SO-16 ; SOT-109A)


CARACTERISTIQUES GENERALES : voir Spécifications générales

LIMITES I_{DD} (catégorie MSI) : voir plus loin dans cette notice.

● Produit homologué CECC 90 104-035



BROCHAGE



1. sortie d'impulsion du comparateur de phase
2. sortie du comparateur de phase 1
3. entrée du comparateur
4. sortie du VCO
5. entrée d'inhibition
6. connexion A du condensateur C1
7. connexion B du condensateur C1
8. V_{SS}
9. entrée du VCO
10. sortie de l'étage suiveur
11. connexion de la résistance R1
12. connexion de la résistance R2
13. sortie du comparateur de phase 2
14. entrée des signaux
15. entrée de la diode Zener, régulatrice de tension.

Fig. 2 Brochage.

DESCRIPTION FONCTIONNELLE

Partie VCO


Le VCO nécessite un condensateur externe (C1) et une ou deux résistances externes (R1 ou R1 et R2). La résistance R1 et le condensateur C1 déterminent la plage de fréquence du VCO. La résistance R2 permet au VCO des déviations de fréquence éventuelles. L'impédance d'entrée élevée du VCO simplifie la conception des filtres passe-bas ; elle offre au concepteur un vaste choix de résistances et de condensateurs. La sortie de l'étage suiveur à la borne 10 permet de ne pas charger le filtre passe-bas. Si la borne 10 est utilisée (SF_{OUT}), une résistance de charge (R_{SF}) doit être connectée entre cette borne et V_{SS} ; si elle n'est pas utilisée, cette borne doit être laissée libre. La sortie du VCO (borne 4) peut être connectée directement à l'entrée du comparateur (borne 3) ou par l'intermédiaire d'un diviseur de fréquence. La présence d'un niveau BAS à l'entrée d'inhibition (borne 5) valide le VCO et l'étage suiveur, tandis qu'un niveau HAUT les met tous les deux hors fonction pour réduire au minimum le courant de repos consommé.

Comparateurs de phase

L'entrée des signaux des comparateurs de phase (borne 14) peut être couplée directement, à condition que l'excursion des signaux soit comprise dans les niveaux logiques standards d'entrée de la famille HE4000B. Si les excursions sont inférieures à ces niveaux logiques, les signaux doivent être couplés capacitivement à l'entrée de l'amplificateur à auto-polarisation. Le comparateur de phase 1 est un circuit "OU EXCLUSIF". Les fréquences d'entrée des signaux et du comparateur doivent avoir un rapport cyclique de 50% pour obtenir la plage de verrouillage maximale. La tension de sortie moyenne du comparateur de phase est égale à 1/2 V_{DD} en l'absence de signal ou de bruit à l'entrée des signaux. La tension moyenne à l'entrée du VCO est fournie par le filtre passe-bas connecté à la sortie du comparateur de phase 1. Il en résulte que le VCO oscille à la fréquence centrale (f₀). La plage de capture de la fréquence (2f_c) est définie comme la gamme de fréquence des signaux d'entrée dans laquelle la boucle à verrouillage de phase se verrouillera si elle ne l'était pas initialement. La plage de verrouillage de la fréquence (2f_L) est définie comme la gamme de fréquence des signaux d'entrée dans laquelle la boucle reste verrouillée si elle l'était déjà. La plage de capture est inférieure ou égale à la plage de verrouillage.



Pour le comparateur de phase 1, la bande de fréquences dans laquelle la boucle à verrouillage de phase peut se verrouiller (plage de capture) dépend des caractéristiques du filtre passe-bas, cette gamme pouvant être aussi large que la plage de verrouillage. Le comparateur de phase 1 permet à la boucle à verrouillage de phase de rester verrouillée en dépit de la présence de bruits importants dans le signal d'entrée. Une des réactions typiques de ce type de comparateur de phase est de se verrouiller sur des fréquences d'entrée proches des harmoniques de la fréquence centrale du VCO. Un autre phénomène typique est que l'angle de phase compris entre l'entrée des signaux et l'entrée du comparateur varie de 0° à 180° et est égal à 90° pour la fréquence centrale. La Figure 3 montre la caractéristique de la réponse typique entre phase et sortie.



(1) Tension de sortie moyenne.

Fig. 3 Différence de phase entre entrées signaux et comparateur pour le comparateur 1.

La Figure 4 montre les formes de signaux typiques d'une boucle à verrouillage de phase utilisant le comparateur de phase 1 verrouillé sur f_0 .




Fig. 4 Forme typiques des signaux de la boucle à verrouillage de phase utilisant le comparateur de phase 1 verrouillé sur f_0 .



DESCRIPTION FONCTIONNELLE (suite)

Le comparateur de phase 2 est un réseau de mémoires numériques commandées par des fronts d'impulsions. Il comprend quatre bascules, des portes de commande et un circuit de sortie 3 états composé de drivers type p et n ayant un point de sortie commun. Quand les drivers type p ou n sont en fonction, ils font, respectivement, monter la sortie jusqu'à V_{DD} ou l'abaissent jusqu'à V_{SS} . Ce type de comparateur de phase ne fonctionne que sur les fronts montants des signaux en $SIGN_{IN}$ et $COMP_{IN}$. Les rapports cycliques de ces signaux n'ont pas d'importance.

Si la fréquence d'entrée des signaux est supérieure à la fréquence d'entrée du comparateur de phase, le driver de sortie type p est maintenu en fonction la plupart du temps, et le reste du temps, les deux drivers types p et n, sont hors fonction (état Z). Si la fréquence d'entrée des signaux est inférieure à la fréquence d'entrée du comparateur, le driver de sortie type n est maintenu en fonction la plupart du temps, et le reste du temps, les deux drivers, types p et n, sont hors fonction. Si les fréquences d'entrée des signaux et du comparateur sont identiques, mais que l'entrée des signaux présente un retard de phase par rapport à l'entrée du comparateur, le driver de sortie type n est maintenu en fonction pendant une durée correspondant à la différence de phase. Si l'entrée du comparateur présente un retard de phase par rapport à l'entrée des signaux, le driver de sortie type p est maintenu en fonction pendant une durée correspondant à la différence de phase. La tension aux bornes du condensateur du filtre passe-bas connecté à ce comparateur de phase est alors ajustée jusqu'à ce que les entrées des signaux et du comparateur soient égales en phase et en fréquence. A ce point de stabilité, les deux drivers, p et n, restent hors fonction et la sortie du comparateur de phase se met en circuit ouvert et maintient constante la tension présente aux bornes du condensateur du filtre passe-bas.

En outre, le signal à la sortie d'impulsion du comparateur de phase (PCP_{OUT}) est à un niveau HAUT qui peut être utilisé pour indiquer un état de verrouillage. Pour le comparateur de phase 2, il n'y a donc pas de différence de phase entre l'entrée des signaux et celle du comparateur sur toute la plage de fréquence du VCO. En outre, l'utilisation de ce comparateur de phase permet de réduire la puissance dissipée par le filtre passe-bas, car les deux drivers, type p et n, sont hors fonction pendant la presque totalité du cycle d'entrée des signaux. Notons que la plage de verrouillage de la boucle à verrouillage de phase pour ce type de comparateur de phase est égale à la plage de capture, indépendamment du filtre passe-bas. En l'absence de signaux d'entrée, le VCO est réglé sur la fréquence la plus faible du comparateur de phase 2. La Figure 5 montre des formes de signaux typiques pour une boucle à verrouillage de phase utilisant ce type de comparateur de phase à l'état verrouillé.




Fig. 5 Formes de signaux typiques d'une boucle à verrouillage de phase utilisant le comparateur de phase 2 à l'état verrouillé.



La Figure 6 représente le diagramme des états du comparateur de phase 2. Chaque cercle correspond à un état. Le nombre du haut, à l'intérieur du cercle, indique l'état du comparateur, les deux numéros du bas indiquent respectivement l'état logique de l'entrée des signaux et de celle du comparateur. La valeur '0' représente un niveau BAS et la valeur '1' un niveau HAUT.

Les changements d'état résultent d'un changement logique, soit à l'entrée des signaux (S), soit à l'entrée du comparateur (C). Les fronts montants et descendants sont indiqués par une flèche pointant vers le haut ou vers le bas, respectivement.

Le diagramme des états suppose qu'il ne se produit, à un moment donné, qu'un seul changement d'état, soit sur l'entrée des signaux, soit sur celle du comparateur. Les états 3, 5, 9 et 11 représentent la situation présente à la sortie lorsque le driver type p est en fonction, tandis que les états 2, 4, 10 et 12 indiquent la situation présente à la sortie lorsque le driver type n est en fonction. Les états 1, 6, 7 et 8 représentent la situation obtenue lorsque la sortie est à l'état haute impédance ; dans ce cas, les deux drivers, p et n, sont hors fonction et la sortie PCPOUT est au niveau HAUT. Dans tous les autres états, la sortie PCPOUT est au niveau BAS.




Fig. 6 Diagramme des états du comparateur 2.



HEF 4046B

CARACTERISTIQUES STATIQUES

$V_{SS} = 0\text{ V}$

	V_{DD} (V)	symbole	T_{amb} (°C)						
			-40		+25		+85		
			typ.	max.	typ.	max.	typ.	max.	
Courant d'alimentation (note 1)	5	I_D	-	-	20	-	-	-	μA
	10		-	-	300	-	-	-	μA
	15		-	-	750	-	-	-	μA
Courant de repos du dispositif (note 2)	5	I_{DD}	-	20	-	20	-	150	μA
	10		-	40	-	40	-	300	μA
	15		-	80	-	80	-	600	μA

Notes :

1. Borne 15 ouverte ; borne 5 à V_{DD} ; bornes 3 et 9 à V_{SS} ; borne 14 ouverte.
2. Borne 15 ouverte ; borne 5 à V_{DD} ; bornes 3 et 9 à V_{SS} ; borne 14 à V_{DD} ; courant d'entrée borne 14 non compris.

CARACTERISTIQUES DYNAMIQUES

$V_{SS} = 0\text{ V}$; $T_{amb} = 25\text{ °C}$; $C_L = 50\text{ pF}$; temps de transition des entrées $\leq 20\text{ ns}$.

	V_{DD} (V)	symbole	min.	typ.	max.			
Comparateurs de phase								
Tension d'alimentation en fonctionnement		V_{DD}	3		15 V			
Résistance d'entrée à $SIGN_{IN}$	5 10 15	R_{IN}		750 220 140	$k\Omega$ $k\Omega$ $k\Omega$	} au point d'auto-polarisation		
Sensibilité de l'entrée en mode dynamique à $SIGN_{IN}$	5 10 15		V_{IN}		150 150 200		mV mV mV	
Sensibilité de l'entrée en mode statique à $SIGN_{IN}$, $COMP_{IN}$ niveau BAS	5 10 15			V_{IL}				1,5 V 3,0 V 4,0 V
niveau HAUT	5 10 15	V_{IH}			3,5 7,0 11,0		V V V	
Courant d'entrée à $SIGN_{IN}$	5 10 15		$+I_{IN}$			7 30 70	μA μA μA	} $SIGN_{IN}$ à V_{DD}
	5 10 15			$-I_{IN}$		3 18 45	μA μA μA	



CARACTERISTIQUES DYNAMIQUES

$V_{SS} = 0 \text{ V}$; $T_{amb} = 25 \text{ }^\circ\text{C}$; $C_L = 50 \text{ pF}$; temps de transition des entrées $\leq 20 \text{ ns}$.

	V_{DD} (V)	symbole	min.	typ.	max.	
VCO Tension d'alimentation en fonctionnement		V_{DD}	3 5		15 V 15 V	comme oscillateur fixe seulement; fonction. ¹ de la boucle à verrouillage de phase
Puissance dissipée	5 10 15	P		150 2500 9000	μW μW μW	
Fréquence maximale de fonctionnement	5 10 15	f_{max}	0,5 1,0 1,3	1,0 2,0 2,7	MHz MHz MHz	V_{COIN} à V_{DD} ; $R_1 = 10 \text{ k}\Omega$; $R_2 = \infty$; $C_1 = 50 \text{ pF}$
Stabilité fréquence/ température	5 10 15			0,22–0,30 0,04–0,05 0,01–0,05	%/°C %/°C %/°C	sans variation de la fréquence; ($f_{min} = 0$) ; voir également la note 1
	5 10 15			0–0,22 0–0,04 0–0,01	%/°C %/°C %/°C	
Linéarité	5 10 15			0,50 0,25 0,25	% % %	$R_1 > 10 \text{ k}\Omega$ } voir Fig.13 $R_1 > 400\text{k}\Omega$ et Figs.14, $R_1 = 1 \text{ M}\Omega$ } 15 et 16
Rapport cyclique à V_{COOUT}	5 10 15	δ		50 50 50	% % %	
Résistance d'entrée V_{COIN}	5 10 15	R_{IN}		10^6 10^6 10^6	$\text{M}\Omega$ $\text{M}\Omega$ $\text{M}\Omega$	
Etage suiveur Tension de décalage V_{COIN} moins $SFOUT$	5 10 15			1,7 2,0 2,1	V V V	$R_{SF} = 10 \text{ k}\Omega$; V_{COIN} à 1/2 V_{DD}
	5 10 15			1,5 1,7 1,8	V V V	
Linéarité	5 10 15			0,3 1,0 1,3	% % %	$R_{SF} > 50 \text{ k}\Omega$; voir Fig. 13
Diode Zener Tension Zener Résistance dynamique		V_Z R_Z		7,3 25	V Ω	$I_Z = 50 \mu\text{A}$ $I_Z = 1 \text{ mA}$

Notes :

1. Dans la gamme de composants recommandée.



HEF 4046B

DONNEES TECHNIQUES

caractéristique	avec comparateur de phase 1	avec comparateur de phase 2
Absence de signal sur $SIGN_{IN}$	Réglage du VCO sur la fréquence centrale (f_0) de la boucle à verrouillage de phase	Réglage du VCO sur la fréquence minimum (f_{min}) de la boucle de verrouillage de phase
Angle de phase entre $SIGN_{IN}$ et $COMP_{IN}$	90° à la fréquence centrale (f_0), approchent de 0° et 180° aux extrémités de la plage de verrouillage ($2 f_L$)	toujours 0° en verrouillage (fronts montants)
Verrouillage sur les harmoniques de la fréquence centrale	oui	non
Réjection du bruit d'entrée des signaux	haut	bas
Plage de verrouillage ($2 f_L$)	Plage de fréquences du signal d'entrée sur laquelle la boucle reste verrouillée si elle l'était déjà ; $2 f_L = \text{plage totale de fréquences du VCO} = f_{max} - f_{min}$	
Plage de capture ($2 f_C$)	Plage de fréquences du signal d'entrée sur laquelle la boucle se verrouille si elle ne l'était pas initialement	
Fréquence centrale (f_0)	dépend des caractéristiques du filtre passe-bas ; $f_C < f_L$	$f_C = f_L$
	fréquence du VCO pour $VCO_{IN} = 1/2 V_{DD}$	

Sélection des composants du VCO

Valeurs recommandées pour R1 et R2 : de $10 \text{ k}\Omega$ à $1 \text{ M}\Omega$; pour C1 : 50 pF jusqu'à une valeur normalisée quelconque.

- VCO sans déviation de la fréquence ($R2 = \infty$)
 - Connaissant f_0 , calculer la valeur de R1 et C1 à partir des courbes de la Fig. 7.
 - Connaissant f_{max} , calculer la valeur de f_0 à partir de $f_0 = 1/2 f_{max}$; puis déterminer R1 et C1 à partir de f_0 et des courbes de la Fig. 7.
- VCO avec déviation de la fréquence
 - Connaissant f_0 et f_L , calculer f_{min} à l'aide de l'équation $f_{min} = f_0 - f_L$; déterminer R2 et C1 à partir de f_{min} et des courbes de la Fig. 8 ; calculer

$$\frac{f_{max}}{f_{min}} \text{ d'après l'équation } \frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L} ;$$

puis à partir de l'équation $\frac{f_{max}}{f_{min}}$ et des courbes de la Fig. 9, calculer le rapport R2/R1

pour obtenir R1.

- Connaissant f_{min} et f_{max} , déterminer R2 et C1 à partir de f_{min} et des courbes de la Fig. 8 ; calculer $\frac{f_{max}}{f_{min}}$; puis, à l'aide de $\frac{f_{max}}{f_{min}}$ et des courbes de la Fig. 9, déterminer R1/R2 pour obtenir R1.

9.4.

série HE 4000B, 1984, p. 297 et 298)




Fig. 7 Fréquence centrale typique en fonction de la capacité C_1 ; $T_{amb} = 25^\circ\text{C}$; V_{COIN} à $1/2 V_{DD}$; INH à V_{SS} ; $R_2 = \infty$.




Fig. 8 Déviation de fréquence typique en fonction de la capacité $C1$; $T_{amb} = 25^\circ\text{C}$; V_{COIN} à V_{SS} ; INH à V_{SS} ; $R1 = \infty$.

9.5.
série HE 4000B, 1984, p. 299 et 300)




Fig. 9 Rapport $R2/R1$ typique en fonction du rapport f_{max}/f_{min} .




Fig. 10 Puissance dissipée en fonction de R_1 ; $R_2 = \infty$; V_{COIN} à $1/2 V_{DD}$; $C_L = 50\text{pF}$.




Fig. 11 Puissance dissipée en fonction de R_2 ; $R_1 = \infty$; V_{COIN} à V_{SS} (0V) ; $C_L = 50\text{pF}$.





Fig. 12 Puissance dissipée par l'étage suiveur en fonction de R_{SF} ; V_{COIN} à $1/2 V_{DD}$; $R_1 = \infty$; $R_2 = \infty$.



Formule de linéarité du VCO :

$$f'_0 = \frac{f_1 + f_2}{2}$$

$$\text{lin.} = \frac{f'_0 - f_0}{f'_0} \times 100\%$$

La figure 13 et la formule ci-dessus s'appliquent également à la linéarité de l'étage suiveur : remplacer f par $V_{SF OUT}$.

- $\Delta V = 0,3 \text{ V}$ pour $V_{DD} = 5 \text{ V}$
- $\Delta V = 2,5 \text{ V}$ pour $V_{DD} = 10 \text{ V}$
- $\Delta V = 5 \text{ V}$ pour $V_{DD} = 15 \text{ V}$

Fig. 13 Définition de la linéarité (voir caractéristiques dynamiques).




Fig. 14 Linéarité de la fréquence du VCO en fonction de R_1 ; $R_2 = \infty$; $V_{DD} = 5$ V.




Fig. 15 Linéarité de la fréquence du VCO en fonction de R_1 ; $R_2 = \infty$; $V_{DD} = 10$ V.




Fig. 16 Linéarité de la fréquence du VCO en fonction de R_1 ; $R_2 = \infty$; $V_{DD} = 15$ V.

5 V. Ce composant, qui est présenté sur les figures 9.8, 9.9, 9.10 et 9.11, comporte trois comparateurs de phase dont le choix est lié au type de fonctionnement (déphasage des deux signaux, accrochages sur harmoniques,...). On se reportera au chapitre 3.

9.3. COMPOSANTS SIGNETICS

Ce sont les circuits de la famille 560. La technologie est analogique, les comparateurs de phase sont de type multiplieur. L'oscillateur contrôlé ou VCO est soit un multivibrateur astable à transistors bipolaires, soit un intégrateur I, 2 I chargeant ou déchargeant un condensateur, et piloté par un trigger de Schmitt. La fréquence maximale de fonctionnement est :

f_{\max} :	30 MHz	30 MHz	30 MHz	50 MHz	1 MHz
circuit :	560	561	562	564	565

Les figures 9.12, 9.13, 9.14, 9.15 et 9.16 indiquent les domaines d'applications de ces circuits, les schémas internes et quelques caractéristiques électriques.


9.4. COMPOSANTS EXAR

Cette société propose plusieurs composants dont le domaine d'application est très varié. Le tableau 9.1 en indique les caractéristiques essentielles alors que les figures 9.17 et 9.18 présentent le circuit XR 2212, qui est une PLL analogique ultra-stable permettant des fréquences de travail de 0,01 Hz à 300 kHz avec des niveaux d'entrée de 2 mV à 6 V crête à crête.

Pour de plus amples informations, il est conseillé de se reporter aux « data book » des constructeurs ou revendeurs.



PRELIMINARY



MM54HC4046/MM74HC4046 CMOS Phase Lock Loop

General Description

The MM54HC4046/MM74HC4046 is a low power phase lock loop utilizing 3.5 μ m silicon-gate P-well microCMOS Technology to obtain high frequency operation both in the phase comparator and VCO sections. This device contains a low power linear voltage controlled oscillator (VCO), a source follower, and three phase comparators. The three phase comparators have a common signal input and a common comparator input. The signal input has a self biasing amplifier allowing signals to be either capacitively coupled to the phase comparators with a small signal or directly coupled with standard input logic levels. This device is similar to the CD4046 except that the Zener diode of the metal gate CMOS device has been replaced with a third phase comparator.

Phase comparator I is an exclusive OR (XOR) gate. It provides a digital error signal that maintains a 90 phase shift between the VCO's center frequency and the input signal (50% duty cycle input) waveforms. This phase detector is more susceptible to locking onto harmonics of the input frequency than phase comparator I, but provides better noise rejection.

Phase comparator III is an SR flip-flop gate. It can be used to provide the phase comparator functions and is similar to the first comparator in performance.

Phase comparator II is an edge sensitive digital sequential network. Two signal outputs are provided, a comparator output and a phase pulse output. The comparator output is a TRI-STATE[®] output that provides a signal that locks the VCO output signal to the input signal with 0 phase shift

between them. This comparator is more susceptible to noise throwing the loop out of lock, but is less likely to lock onto harmonics than the other two comparators.

In a typical application all three comparators feed an external filter network which in turn feeds the VCO input. This input is a very high impedance CMOS input which also drives the source follower. The VCO's operating frequency is set by three external components connected to the C1A, C1B, R1 and R2 pins. An inhibit pin is provided to disable the VCO and the source follower, providing a method of putting the IC in a low power state.

The source follower is a MOS transistor whose gate is connected to the VCO input and whose drain connects the Demodulator output. This output normally is used by tying a resistor from pin 10 to ground, and provides a means of looking at the VCO input without loading down modifying the characteristics of the PLL filter.

Features

- Low dynamic power consumption: ($V_{CC} = 4.5V$)
- Maximum VCO operating frequency: 20 MHz ($V_{CC} = 4.5V$)
- Fast comparator response time ($V_{CC} = 4.5V$)
 - Comparator I: 20 ns
 - Comparator II: 25 ns
 - Comparator III: 20 ns
- VCO has high linearity and high temperature stability

Block and Connection Diagrams




Figure 9.8.

(Document National Semiconductor Corp., CMOS Databook, 1984, p. 1-365)

Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V_{CC})	-0.5 to + 7.0V
DC Input Voltage (V_{IN})	-1.5 to V_{CC} + 1.5V
DC Output Voltage (V_{OUT})	-0.5 to V_{CC} + 0.5V
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA
DC Output Current per pin (I_{OUT})	± 25 mA
DC V_{CC} or GND Current, per pin (I_{CC})	± 50 mA
Storage Temperature Range (T_{STG})	- 65°C to + 150°C
Power Dissipation (P_D) (Note 3)	500 mW
Lead Temperature (T_L) (Soldering 10 seconds)	260°C

Operating Conditions

	Min	Max	Units
Supply Voltage (V_{CC})	2	6	V
DC Input or Output Voltage (V_{IN}, V_{OUT})	0	V_{CC}	V
Operating Temperature Range (T_A)			
MM74HC	- 40	+ 85	°C
MM54HC	- 55	+ 125	°C
Input Rise or Fall Times (t_r, t_f)			
$V_{CC} = 2.0V$		1000	ns
$V_{CC} = 4.5V$		500	ns
$V_{CC} = 6.0V$		400	ns

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		$T_A = -40 \text{ to } 85^\circ C$		$T_A = -55 \text{ to } 125^\circ C$		Units
				Typ	Guaranteed Limits					
V_{IH}	Minimum High Level Input Voltage		2.0V		1.5	1.5	1.5	1.5	V	
			4.5V		3.15	3.15	3.15	V		
			6.0V		4.2	4.2	4.2	V		
V_{IL}	Maximum Low Level Input Voltage		2.0V		0.3	0.3	0.3	0.3	V	
			4.5V		0.9	0.9	0.9	V		
			6.0V		1.2	1.2	1.2	V		
V_{OH}	Minimum High Level Output Voltage	$V_{IN} = V_{IH} \text{ or } V_{IL}$ $ I_{OUT} \leq 20 \mu A$	2.0V	2.0	1.9	1.9	1.9	V		
			4.5V	4.5	4.4	4.4	4.4	V		
			6.0V	6.0	5.9	5.9	5.9	V		
		$V_{IN} = V_{IH} \text{ or } V_{IL}$ $ I_{OUT} \leq 4.0 \text{ mA}$ $ I_{OUT} \leq 6.2 \text{ mA}$	4.5V	4.2	3.98	3.84	3.7	V		
			6.0V	5.7	5.48	5.34	5.2	V		
V_{OL}	Maximum Low Level Output Voltage	$V_{IN} = V_{IH} \text{ or } V_{IL}$ $ I_{OUT} \leq 20 \mu A$	2.0V	0	0.1	0.1	0.1	V		
			4.5V	0	0.1	0.1	0.1	V		
			6.0V	0	0.1	0.1	0.1	V		
		$V_{IN} = V_{IH} \text{ or } V_{IL}$ $ I_{OUT} \leq 4.0 \text{ mA}$ $ I_{OUT} \leq 5.2 \text{ mA}$	4.5V	0.2	0.26	0.33	0.4	V		
			6.0V	0.2	0.26	0.33	0.4	V		
I_{IN}	Maximum Input Current (Pins 3,5,9)	$V_{IN} = V_{CC} \text{ or } GND$	6.0V		± 0.1	± 1.0	± 1.0	μA		
I_{IN}	Maximum Input Current (Pin 14)	$V_{IN} = V_{CC} \text{ or } GND$	6.0V		2	3	4	μA		
I_{OZ}	Maximum TRI-STATE Output Leakage Current	$V_{OUT} = V_{CC} \text{ or } GND$ $\bar{G} = V_{IH}$	6.0V		± 0.5	± 5.0	± 10	μA		
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC} \text{ or } GND$ $I_{OUT} = 0 \mu A$	6.0V		8.0	80	160	μA		

Note 1: Maximum Ratings are those values beyond which damage to the device may occur.

Note 2: Unless otherwise specified all voltages are referenced to ground.

Note 3: Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 65°C to 85°C; ceramic "J" package: -12 mW/°C from 100°C to 125°C.

Note 4: For a power supply of 5V ± 10% the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively. (The V_{IH} value at 5.5V is 3.86V.) The worst case leakage current (I_{IK} , I_{OK} , and I_{OZ}) occur for CMOS at the higher voltage and so the 6.0V values should be used.

Figure 9.9.

(Document National Semiconductor Corp., CMOS Databook, 1984, p. 1-366)

AC Electrical Characteristics

V_{CC} = 2.0 to 6.0V. CL = 50 pF. t_r = t_f = 6 ns (unless otherwise specified).

Symbol	Parameters	Conditions	V _{CC}	T = 25°C				Units
				Typ	Guaranteed Limits			
	AC Coupled Input Sensitivity, Signal In	C (series) = 100 pF I _{IN} = 500 kHz	2.0V	100	200	225	250	mV
			4.5V	200	400	450	500	mV
			6.0V	300	600	650	700	mV
t _r , t _f	Maximum Output Rise and Fall Time		2.0V	30	75	95	110	ns
			4.5V	9	15	19	22	ns
			6.0V	8	12	15	19	ns
C _{IN}	Maximum Input Capacitance			5	10	10	10	pF
Phase Comparator I								
t _{PHL} , t _{PLH}	Maximum Propagation Delay		2.0V	58	165	206	250	ns
			4.5V	20	35	44	52	ns
			6.0V	18	30	38	45	ns
C _{PD}	Maximum Power Dissipation Capacitance							pF
Phase Comparator II								
t _{PHL} , t _{PLH}	Maximum Propagation Delay Comp. Output		2.0V	60	150	190	225	ns
			4.5V	20	30	38	45	ns
			6.0V	18	25	32	38	ns
t _{PZL}	Maximum TRI-STATE Enable Time		2.0V	60	150	190	225	ns
			4.5V	20	30	38	45	ns
			6.0V	18	25	32	38	ns
t _{PZH}	Maximum TRI-STATE Enable Time		2.0V	72	200	250	300	ns
			4.5V	22	40	50	60	ns
			6.0V	19	34	42	51	ns
t _{PLZ}	Maximum TRI-STATE Disable Time		2.0V	72	200	250	300	ns
			4.5V	22	40	50	60	ns
			6.0V	19	34	42	51	ns
t _{PHZ}	Maximum TRI-STATE Disable Time		2.0V	72	200	250	300	ns
			4.5V	22	40	50	60	ns
			6.0V	19	34	42	51	ns
t _{PHL}	Maximum Propagation Delay High to Low to Phase Pulses		2.0V	72	200	250	300	ns
			4.5V	22	40	50	60	ns
			6.0V	19	34	42	51	ns
t _{PLH}	Maximum Propagation Delay Low to High to Phase Pulses		2.0V	72	200	250	300	ns
			4.5V	22	40	50	60	ns
			6.0V	19	34	42	51	ns
C _{PD}	Maximum Power Dissipation Capacitance							pF
Phase Comparator III								
t _{PHL} , t _{PLH}	Maximum Propagation Delay		2.0V					ns
			4.5V					ns
			6.0V					ns
C _{PD}	Maximum Power Dissipation Capacitance							pF




Figure 9.10.

(Document National Semiconductor Corp., CMOS Databook, 1984, p. 1-367)

AC Electrical Characteristics (Continued)

$V_{CC} = 2.0$ to $6.0V$, $C_L = 50$ pF, $t_r = t_f = 6$ ns (unless otherwise specified).

Symbol	Parameters	Conditions	V_{CC}	T = 25°C		74HC	54HC	Units
				Typ	Guaranteed Limits			
Voltage Controlled Oscillator (Specified to operate from $V_{CC} = 3.0V$ to $6.0V$)								
f_{MAX}	Maximum Operating Frequency	$C1 = 10$ pF, $R1 = 100$, $R2 = 00$ $VCO_{in} = V_{CC}$	4.5V 6.0V		20 25	18 23	15 20	MHz MHz
	Linearity	$VCO_{in} = 2.25 \pm 1V$ $VCO_{in} = 3 \pm 1.5V$	4.5V 6.0V	1.0 1.0				% %
	Temperature-Frequency Stability	No Frequency Offset	4.5V 6.0V					% / C % / C
	Temperature-Frequency Stability	Frequency Offset	4.5V 6.0V					% / C % / C
	Duty Cycle			50				%
Demodulator Output								
	Offset Voltage $VCO_{in} - V_{dem}$	$R_3 = 1$ k Ω		1.5	2.2	2.7	3.2	V
	Linearity	$R_3 = 5$ k Ω	2.0V		0.1	0.2	0.3	%



Caractéristiques en fréquence du VCO, en fonction de la valeur des éléments.


Figure 9.11.

(Document National Semiconductor Corp., CMOS Databook, 1984, p. 1-368 et 1-370)

Product Designation	Package	Operating Supply Range	High Frequency Limit	VCO Stability		Primary Applications
				Power Supply (%/V)	Temp. (ppm/°C)	
XR-S200	24 Pin DIP	6V to 30V ±3V to ±15V	30 MHz	0.08 (typ) 0.5 (max)	300 (typ) 650 (max)	Multi-function building block for FM/FSK detection, frequency synthesis
XR-210	16 Pin DIP	5V to 26V	20 MHz	0.05 (typ) 0.5 (max)	200 (typ) 550 (max)	FSK modem, frequency synthesis, data synchronization
XR-215	16 Pin DIP	5V to 26V	35 MHz	0.1 (typ) 0.5 (max)	250 (typ) 600 (max)	General purpose PLL. FM demodulation tracking filter, frequency synthesis
XR-2211	16 Pin DIP	4.5V to 20V	300 kHz	0.05 (typ) 0.5 (max)	±20 (typ) ±50 (max)	FSK demodulation, tone decoding, carrier detection
XR-2212	16 Pin DIP	4.5V to 20V	300 kHz	0.05 (typ) 0.5 (max)	±20 (typ) ±50 (max)	Frequency synthesis, FM detection, data synchronization, tracking filter
XR-567	8 Pin DIP	4.75V to 9V	500 kHz	0.5 (typ) 1 (max)	±140 (typ)	Tone detection
XR-L567	8 Pin DIP	4.75V to 9V	50 kHz	0.5 (typ) 2 (max)	-150 ppm (typ)	Tone detection low-power equivalent of XR-567
XR-2567	16 Pin DIP	4.75V to 15V	600 kHz	0.05 (typ) 0.2 (max)	±100 (typ)	Dual tone decoder (Dual 567 equivalent)

Tableau 9.1.
(Document Exar, Phase locked loop databook)

Circuit NE560

**APPLICATIONS**

- Tone decoders
- FM IF strips
- Telemetry decoders
- Data synchronizers
- Signal reconstitution
- Signal generators
- Modems
- Tracking filters
- SCA receivers
- FSK receivers
- Wide band high linearity detectors

FEATURES

- FM demodulation without tuned circuits
- Narrow bandpass: $\pm 14\%$ adjustable
- Exact frequency duplication in high noise environment
- Wide tracking range: $\pm 15\%$
- High linearity: 1% distortion max
- Frequency multiplication and division

Figure 9.12.

PARAMETER	RATING	UNIT
Maximum operating voltage	26	V
Input voltage	1	Vrms
Storage temperature	-65 to +150	°C
Operating temperature	0 to +70	°C
Power dissipation	300	mW

NOTE

Limiting values above which serviceability may be impaired.

GENERAL ELECTRICAL CHARACTERISTICS $T_A = 25^\circ\text{C}$ unless otherwise specified.¹

PARAMETER	TEST CONDITIONS	NE560			UNIT
		Min	Typ	Max	
Lowest practical operating frequency	Measured at 2MHz, with both inputs ac grounded.		0.1		Hz
Maximum operating frequency		15	30		MHz
Supply current		7	9	12	mA
Minimum input signal for lock			100		μV
Dynamic range			60		dB
VCO Temp. coefficient ²			± 0.06	± 0.12	$\% / ^\circ\text{C}$
VCO Supply voltage regulation		Measured at 2MHz	± 0.3	± 2	$\% / \text{V}$
Input resistance				2	k Ω
Input capacitance				4	pF
dc level (pins 14 & 15)			+10.6	+12	+13.4
Input dc level (pins 12 & 13)		+2.8	+4	+6.2	V
Output dc level (pin 10)		+12.5	+14	+17	V
(pin 9)		+12	+14	+16	V
Available output swing			4		V _{p-p}
AM rejection ²		30	40		dB
De-emphasis resistance	Measured at pin 9 (see Figure 1)		8		k Ω

NOTES

- 15k Ω Pin 9 to GND; input Pin 12 or Pin 13 ac ground unused; input: optional controls not connected; V+ = 18V unless otherwise specified
- Acceptance Test Sub Group C.

Figure 9.12. (suite)

(Document Signetics, Notices techniques analogiques, 1978, p. 565, 566 et 824)

GENERAL ELECTRICAL CHARACTERISTICS

15k Ω pin 9 to GND; input pin 12 or pin 13 (AC ground unused input); optional controls not connected; T_A = 25°C. V+ = 18V unless otherwise specified.

PARAMETER	TEST CONDITIONS	NE561			UNIT
		Min	Typ	Max	
Lowest practical operating frequency			0.1		Hz
Maximum operating frequency		15	30		MHz
Supply current		8	10	13	mA
Minimum input signal for lock			100		μ V
Dynamic range			60		dB
VCO Temp. coefficient*	Measured at 2MHz, with both inputs AC grounded		± 0.06	± 0.12	%/°C
VCO Supply voltage regulation	Measured at 2MHz		± 0.3	± 2	%/V
Input resistance			2		k Ω
Input capacitance			4		pF
Input dc level	Measured at pins 12 and 13	+2.8	+4	+6.0	V
	Measured at pins 14 and 15	+10.6	+12	+13.4	V
	Measured at pin 10	+13	+15	+17	V
Output dc level	Measured at pin 9	+12	+14	+16	V
Available output swing	Measured at pin 9		4		Vp-p
AM rejection*	See Figure 3	30	40		dB
De-emphasis resistance			8		k Ω

*NOTE

Acceptance Test Sub Group C.

Figure 9.13.

(Document Signetics, Notices techniques analogiques, 1978, p. 570, 571 et 825)


Circuit NE562

APPLICATIONS

- Frequency synthesizers
- Data synchronizers
- Signal conditioning
- Tracking filters
- Telemetry decoders
- Modems
- FM IF strips and demodulators
- Tone decoders
- FSK receivers
- Wideband high linearity FM demodulators

FEATURES

- Frequency multiplication and division
- Signal conditioning and side-band suppression
- FM demodulation without tuned circuits
- Narrow bandpass to $\pm 1\%$
- Adjustable tracking range to $\pm 15\%$
- Exact frequency duplication in high noise environment
- High linearity: 1% distortion maximum at 1% deviation



GENERAL ELECTRICAL CHARACTERISTICS 15,000 ohms pin 9 to ground; 12,000 ohms pins 3 and 4 to ground; pins 2 and 15 to pin 1 through 1,000 ohms; input to pin 11 or 12 with unused input at AC ground; range control not connected; $T_A = 25^\circ\text{C}$, $V_+ = 18$ volts unless otherwise specified.

PARAMETER	TEST CONDITIONS	NE562			UNIT
		Min	Typ	Max	
Lowest practical operating frequency			0.1		Hz
Maximum operating frequency		15	30		MHz
Supply current		10	12	15	mA
Minimum input signal for lock			200		μV
Dynamic range			80		dB
VCO temp. coefficient	Measured at 2MHz		± 0.06	± 0.15	$\% / ^\circ\text{C}$
VCO supply voltage regulation	Measured at 2MHz		± 0.3	± 2	$\% / \text{V}$
Input resistance			2		$\text{k}\Omega$
Input capacitance			4		pF
Input DC level	Measured at pins 11 and 12	+3	+4	+6	V
DC level	Measured at pins 13 and 14	+11	+13	+16	V
Output DC level	Measured at pin 9	+10	+12.5	+15	V
Available output swing	Measured at pin 9		4		Vp-p
AM rejection*		30	40		dB
De-emphasis resistance			8		$\text{k}\Omega$
De-emphasis DC level	Measured at pin 10	+11	+14	+16	V
Bias reference	Measured at pin 1	+6.5	+7.5	+8.5	V

*NOTE


Acceptance test Sub Group C.

Figure 9.14.

(Document Signetics, Notices techniques analogiques, 1978, p. 576, 577 et 826)

Circuit NE564

EQUIVALENT CIRCUIT - NE564 — 50MHz PLL



APPLICATIONS

- High speed modems
- FSK receivers and transmitters
- Frequency synthesizers
- Signal generators

FEATURES

- Operation with single 5V supply
- TTL compatible inputs and outputs
- Operation to 50MHz
- External loop gain control
- Reduced carrier feedthrough
- No elaborate filtering needed in FSK applications
- Can be used as a modulator
- Variable loop gain (Externally Controlled)

ELECTRICAL CHARACTERISTICS
 $V+ = 5V$, $T_A = 25^\circ C$, $f_o = 5MHz$, $I_B = -200\mu A$ unless otherwise specified.

Test Circuit: Figure 1

PARAMETER	TEST CONDITIONS	SE564			NE564			UNIT
		Min	Typ	Max	Min	Typ	Max	
Maximum VCO frequency		50	65		45	60		MHz
Lock range	Input $\geq 200mV_{rms}$, $T_A = 25^\circ C$ $= 125^\circ C$ $= -55^\circ C$ $= 0^\circ C$ $= 70^\circ C$	60 30 120	90 50 150		60 100 50	90 120 70		% of f_o
Capturé range	Input $\geq 200mV_{rms}$, $R_2 = 27\Omega$ $= 100\Omega$	25 35	35 50		25 35	35 50		% of f_o
VCO frequency drift with temperature	$f_o = 5MHz$, $T_A = -55^\circ C$ to $125^\circ C$ $= 0^\circ C$ to $70^\circ C$ $f_o = 500kHz$, $T_A = -55^\circ C$ to $125^\circ C$ $= 0^\circ C$ to $70^\circ C$		400 250	1000 500		400 1250 400 850		PPM/ $^\circ C$
VCO frequency change with supply voltage Demodulated output voltage	$V+ = 4.5V$ to $5.5V$ Modulation frequency: $1kHz$, $f_o = 5MHz$ Input deviation: 10% , $T = 25^\circ C$ 1% , $T = 25^\circ C$ $T = 0^\circ C$ $= -55^\circ C$ $= 70^\circ C$ $= 125^\circ C$		3 120 12 9 14	6 140 14 12 3		3 140 14 13 15 3		% of f_o mVrms mVrms mVrms mVrms mVrms
Linearity	Deviation: 1% to 8%		1	3		1 3		%
Signal to noise ratio			40			40		dB
AM rejection			35			35		dB
Supply current	$V+ = 5V$		35	50		35	50	mA
Leakage current	Pin 9		1	10		1	10	μA
Output current	Pin 9			6			6	mA
Supply voltage	Pin 1	4.5		12	4.5		12	V
	Pin 10	4.5		5.5	4.5		5.5	V

Figure 9.15.

(Document Signetics, Notices techniques analogiques, 1978, p. 583, 584 et 829)

Circuit NE565


APPLICATIONS

- Frequency shift keying
- Modems
- Telemetry receivers
- Tone decoders
- SCA receivers
- Wideband FM discriminators
- Data synchronizers
- Tracking filters
- Signal restoration
- Frequency multiplication & division

FEATURES

- Highly stable center frequency (200ppm/°C typ.)
- Wide operating voltage range (± 6 to ± 12 volts)
- Highly linear demodulated output (0.2% typ.)
- Center frequency programming by means of a resistor or capacitor, voltage or current
- TTL and DTL compatible square-wave output; loop can be opened to insert digital frequency divider
- Highly linear triangle wave output
- Reference output for connection of comparator in frequency discriminator
- Bandwidth adjustable from $< \pm 1\%$ to $> \pm 60\%$
- Frequency adjustable over 10 to 1 range with same capacitor

SCHEMATIC DIAGRAM OF 565



ELECTRICAL CHARACTERISTICS $T_A = 25^\circ\text{C}$, $V_{CC} = \pm 6\text{V}$ unless otherwise specified.

PARAMETER	TEST CONDITIONS	SE565			NE565			UNIT
		Min	Typ	Max	Min	Typ	Max	
SUPPLY REQUIREMENTS								
Supply voltage		± 6		± 12	± 6		± 12	V
Supply current			8	12.5		8	12.5	mA
INPUT CHARACTERISTICS								
Input impedance ¹		7	10		5	10		k Ω
Input level required for tracking	$f_o = 50\text{kHz}$, $\pm 10\%$ frequency deviation	10	1		10	1		mVrms
VCO CHARACTERISTICS								
Center frequency	$C_1 = 2.7\text{pF}$	300	500			500		kHz
Maximum value	Distribution taken about							
Distribution ²	$f_o = 50\text{kHz}$, $R_1 = 5.0\text{k}\Omega$, $C_1 = 1200\text{pF}$	-10	0	+10	-30	0	+30	%
Drift with temperature	$f_o = 50\text{kHz}$		200	525		300		ppm/ $^\circ\text{C}$
Drift with supply voltage	$f_o = 50\text{kHz}$, $V_{CC} = \pm 6$ to ± 7 volts		0.1	1.0		0.2	1.5	%/V
Triangle wave								
Output voltage level		1.9	0		1.9	0		V
Amplitude			2.4			2.4		Vp-p
Linearity			0.2	3		0.5	3	%
Square wave								
Logical "1" output voltage	$f_o = 50\text{kHz}$	+4.9	+5.2		+4.9	+5.2		V
Logical "0" output voltage	$f_o = 50\text{kHz}$		-0.2	+0.2		-0.2	+0.2	V
Duty cycle	$f_o = 50\text{kHz}$	45	50	55	40	50	60	%
Rise time			20	100		20		ns
Fall time			50	200		50		ns
Output current (sink)		0.6	1		0.6	1		mA
Output current (source)		5	10		5	10		mA
DEMODULATED OUTPUT CHARACTERISTICS								
Output voltage level	Measured at pin 7	4.25	4.5	4.75	4.0	4.5	5.0	V
Maximum voltage swing ³			2			2		Vp-p
Output voltage swing	$\pm 10\%$ frequency deviation	250	300		200	300		mVp-p
Total harmonic distortion			0.2	0.75		0.4	1.5	%
Output impedance ⁴			3.6			3.6		k Ω
Offset voltage (V6-V7)			30	100		50	200	mV
Offset voltage vs temperature (drift)			50			100		$\mu\text{V}/^\circ\text{C}$
AM rejection		30	40			40		dB

NOTES

1. Both input terminals (pins 2 and 3) must receive identical dc bias. This bias may range from 0 volts to -4 volts.

2. The external resistance for frequency adjustment (R1) must have a value between 2k Ω and 20k Ω .

3. Output voltage swings negative as input frequency increases.

4. Output not buffered.

Figure 9.16.

(Document Signetics, Notices techniques analogiques, 1978, p. 586, 587 et 832)

Circuit xr-2212

Precision Phase-Locked Loop

ADVANCE INFORMATION

The XR-2212 is an ultra-stable monolithic phase-locked loop (PLL) system especially designed for data communication and control system applications. It offers 20 ppm/°C temperature stability and is ideally suited for frequency synthesis, FM detection and tracking filter applications. The circuit operates over a wide supply range of 4.5V to 20V, and a frequency range of 0.01 Hz to 300 kHz and can handle analog or digital signals from 2 mV to 6 volts, peak to peak.

The XR-2212 precision PLL is directly compatible with MOS, DTL and TTL logic families and microprocessor peripheral systems. The circuit consists of a PLL system made up of an input preamplifier, a phase detector, a stable voltage-controlled oscillator (VCO) and a high-gain differential amplifier. The VCO output is brought out externally so that the circuit can operate as a frequency synthesizer using an external programmable divider. The differential amplifier section can be used as an audio preamplifier for FM detection, or as a high-speed sense amplifier (comparator) for FSK demodulation. The center frequency, bandwidth and the tracking range of the PLL are controlled independently by the choice of external components.

FEATURES

Quadrature VCO Outputs	
Wide Frequency Range	0.01 Hz to 300 kHz
Wide Supply Voltage Range	4.5V to 20V
DTL/TTL/ECL Logic Compatibility	
Wide Dynamic Range	2 mV to 3 Vrms
Adjustable Tracking Range ($\pm 1\%$ to $\pm 80\%$)	
Excellent Temp. Stability	20 ppm/°C, Typ.

ABSOLUTE MAXIMUM RATINGS

Power Supply	18V
Input Signal Level	3 Vrms
Power Dissipation	
Ceramic Package:	750 mW
Derate above $T_A = +25^\circ\text{C}$	6 mW/°C
Plastic Package:	625 mW
Derate above $T_A = +25^\circ\text{C}$	5.0 mW/°C





Figure 9.17.
(Documentation Exar, Exar databook, 1986, p. 6.82 à 6.84)

ELECTRICAL CHARACTERISTICS – PRELIMINARY


Test Conditions: $V^+ = +12V$, $T_A = +25^\circ C$, $R_0 = 30 K\Omega$, $C_0 = 0.033 \mu F$.

CHARACTERISTICS	XR-2212/2212M			XR-2212C			UNITS	CONDITIONS
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.		
GENERAL								
Supply Voltage	4.5		15	4.5		15	V	$R_0 \geq 10 K\Omega$. See Fig. 4
Supply Current		6	10		6	12	mA	
OSCILLATOR SECTION								
Frequency Accuracy		± 1	± 3		± 1		%	Deviation from $f_0 = 1/R_0 C_0$ $R_1 = \infty$ See Fig. 8. $V^+ = 12 \pm 1V$. See Fig. 7. $V^+ = 5 \pm 0.5V$. See Fig. 7. $R_0 = 8.2 K\Omega$, $C_0 = 400 pF$
Frequency Stability								
Temperature		± 20	± 50		± 20		ppm/ $^\circ C$	
Power Supply		0.05	0.5		0.05		%/V	
Upper Frequency Limit	100	300			300		kHz	$R_0 = 2 M\Omega$, $C_0 = 50 \mu F$ See Fig. 5.
Lowest Practical								
Operating Frequency			0.01		0.01		Hz	
Timing Resistor, R_0								See Fig. 7 and 8.
Operating Range	5		2000	5		2000	$K\Omega$	
Recommended Range	15		100	15		100	$K\Omega$	
OSCILLATOR OUTPUTS								
Voltage Output								Measured at Pin 5.
Positive Swing, V_{OH}		11			11		V	
Negative Swing, V_{OL}	.8	.4			.5		V	
Current Sink Capability		1			1		mA	
Current Output								Measured at Pin 3.
Peak Current Swing	100	150			150		μA	
Output Impedance		1			1		$M\Omega$	
Quadrature Output								Measured at Pin 15.
Output Swing		0.6			0.6		V	
DC Level		0.3			0.3		V	Referenced to Pin 11


Peak Output Current	±150	±200	±300	±100	±200	±300	μA	Referenced to Pin 11.
Output Offset Current		±1			±2		μA	
Output Impedance		1			1		MΩ	
Maximum Swing	±4	±5		±4	±5		V	
INPUT PREAMP SECTION								
Input Impedance		20			20		KΩ	Measured at Pin 2.
Input Signal to Cause Limiting		2	10		2		mVrms	
OP AMP SECTION								
Voltage Gain	55	70		55	70		dB	$R_L = 5.1 \text{ K}\Omega, R_F = \infty$
Input Bias Current		0.1	1		0.1	1	μA	
Offset Voltage		±5	±20		±5	±20	mV	
Slew Rate		2			2		V/μsec	
INTERNAL REFERENCE								
Voltage Level	4.9	5.3	5.7	4.75	5.3	5.85	V	Measured at Pin 11.
Output Impedance		100			100		Ω	



Typical Supply Current vs V^+
(Logic Outputs Open Circuited).



VCO Frequency vs Timing
Resistor



VCO Frequency vs Timing
Capacitor

Figure 9.18.
(Document Exar, ibid.)

Bibliographie recommandée

- Blanchard A., *Phaselock loop*, New York, N.Y., John Wiley and Sons, 1976.
- EXAR, *Phase locked loop data book*, représenté en France par Valdux, mars 1982.
- Gardner F.M., *Phaselock techniques*, New York, NY., John Wiley and Sons, 1981.
- Geiger D.F., *Phaselock loops for DC motor speed control*, New York, NY., John Wiley and Sons, 1981.
- Manassewitsch V., *Frequency synthesizers theory and design*, New York, NY., John Wiley and Sons, 1976.
- National, *Linear applications*, vol. 1, AN 46, 1973.
- Rohde U.L., *Digital PLL frequency synthesizers*, London, Prentice Hall, 1983.
- Signetics, *Manuel technique des circuits intégrés LSI*, représenté en France par RTC, 1985.

9268 - La Bayeusaine graphique
6-12, rue Royale - 14401 Bayeux
Dépôt légal N° 6931 - janvier 1988

Imprimé en France

L'électronique analogique date du début du siècle avec, comme premier composant actif, le tube. Recherche fondamentale et évolution des technologies ont fait apparaître les transistors dans les années 50, les circuits intégrés de « petite intégration » dans les années 60 et de « grande intégration » dans les années 70.

Depuis plus d'une décennie, l'électronique numérique a « écrasé » l'électronique analogique avec l'avènement du microprocesseur et de l'informatique industrielle. Cependant, l'électronique analogique est toujours d'actualité, et l'industrie réclame des techniciens connaissant cette discipline. Aussi la collection **Electronique analogique** a pour objectif de sensibiliser les étudiants de première formation, de formation permanente ainsi que les professeurs et les techniciens de l'industrie.

Chaque tome de la collection traite un sujet bien défini tel que l'électronique industrielle, la boucle à verrouillage de phase, l'amplification en tension et puissance, l'amplificateur opérationnel, les alimentations linéaires et à découpage, les filtres électriques, les horloges et oscillateurs... Des livres d'exercices et de manipulations « dirigées » compléteront la collection. Dans ces ouvrages, l'accent est mis sur l'application. Chaque thème est présenté qualitativement d'abord et quantitativement ensuite. Les composants sont soit idéalisés, soit étudiés à partir de caractéristiques réelles. Les nombreux schémas d'application constituent un atout pédagogique exceptionnel.

Ingénieur CNAM et agrégé, Michel Girard est maître-assistant à l'Institut Universitaire de Technologie de Cachan. Parallèlement, il est chercheur en supra-conductivité et microscopie électronique ainsi qu'ingénieur conseil dans le domaine des ultrasons. Enseignant de première formation et de formation permanente, sa fonction de directeur d'études le met en relation permanente avec le monde industriel.

